| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 1 绪论 | 第8-11页 |
| ·研究背景及意义 | 第8-9页 |
| ·国内外研究现状 | 第9-10页 |
| ·论文研究内容 | 第10页 |
| ·论文的组织结构 | 第10-11页 |
| 2 存储器完整性验证机制原理及CACHE 的原理和结构 | 第11-19页 |
| ·存储器完整性验证机制的原理 | 第11-15页 |
| ·CACHE 的工作原理 | 第15-16页 |
| ·CACHE 的工作流程 | 第16-18页 |
| ·本章小结 | 第18-19页 |
| 3 CACHE 中主体部分的设计与仿真 | 第19-25页 |
| ·CACHE 主要设计参数 | 第19-21页 |
| ·CACHE 模块的设计及功能仿真 | 第21-23页 |
| ·针对HASH CACHE 的特殊替换算法的研究 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 4 CACHE IP 中接口部分的设计与仿真 | 第25-44页 |
| ·POWERPC 平台中支持的总线标准 | 第25-26页 |
| ·IPIC 总线标准 | 第26-38页 |
| ·PLB21PIC 转换模块 | 第38-40页 |
| ·CACHE 中IPIC 接口模块的设计及功能仿真 | 第40-43页 |
| ·本章小结 | 第43-44页 |
| 5 CACHE 的硬件实现与FPGA 验证 | 第44-57页 |
| ·CACHE 整体功能仿真 | 第44-45页 |
| ·CACHE 的硬件实现 | 第45-48页 |
| ·FPGA 功能验证 | 第48-56页 |
| ·本章小结 | 第56-57页 |
| 6 总结 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-62页 |