AES算法IP核优化与设计
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·论文选题背景及意义 | 第9-10页 |
| ·AES 算法研究及应用现状 | 第10页 |
| ·论文主要工作即内容安排 | 第10-13页 |
| 第二章 AES 算法的密码学原理 | 第13-31页 |
| ·Rijndael 算法数学基础 | 第13-17页 |
| ·有限域 GF(28)及其多项式表示 | 第13-14页 |
| ·有限域中的乘法和加法 | 第14-17页 |
| ·AES 算法概述 | 第17-27页 |
| ·AES 算法中的符号与约定 | 第17-18页 |
| ·AES 算法加密流程 | 第18-21页 |
| ·AES 算法解密流程 | 第21-25页 |
| ·AES 算法的密钥扩展 | 第25-27页 |
| ·分组密码的工作模式 | 第27-29页 |
| ·电子代码簿模式 | 第27-28页 |
| ·密码段链接模式 | 第28页 |
| ·密码反馈模式 | 第28-29页 |
| ·输出反馈模式 | 第29页 |
| ·本章小结 | 第29-31页 |
| 第三章 AES 算法 IP 核的设计与实现 | 第31-71页 |
| ·设计目标 | 第31页 |
| ·总体设计方案 | 第31-36页 |
| ·系统设计方案 | 第31-32页 |
| ·IP 核接口描述 | 第32-34页 |
| ·寄存器描述 | 第34-36页 |
| ·数据通路设计 | 第36-65页 |
| ·轮密钥加模块设计 | 第36-38页 |
| ·字节替换模块优化方法 | 第38-43页 |
| ·字节替换模块设计 | 第43-47页 |
| ·行移位模块设计与优化 | 第47-49页 |
| ·列混合变换模块优化方法 | 第49-52页 |
| ·列混合变换模块设计 | 第52-55页 |
| ·密钥扩展模块设计 | 第55-65页 |
| ·控制通路设计 | 第65-70页 |
| ·功能 | 第65页 |
| ·实现机制 | 第65-68页 |
| ·接口描述 | 第68-70页 |
| ·本章小结 | 第70-71页 |
| 第四章 AES 算法 IP 核的验证与综合 | 第71-89页 |
| ·AES 算法 IP 核的验证平台概述 | 第71-72页 |
| ·算法模型的 C++实现 | 第72-74页 |
| ·AES 算法 IP 核的验证 | 第74-86页 |
| ·数据通路的仿真验证 | 第74-83页 |
| ·AES 算法 IP 核的系统级仿真验证 | 第83-86页 |
| ·AES 算法 IP 核的逻辑综合及结果分析 | 第86页 |
| ·形式验证结果及分析 | 第86-87页 |
| ·本章小结 | 第87-89页 |
| 第五章 总结与展望 | 第89-91页 |
| 致谢 | 第91-93页 |
| 参考文献 | 第93-97页 |
| 研究成果 | 第97-98页 |
