HINOC网络汇聚子层组帧功能的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-15页 |
| ·HINOC网络研究背景及意义 | 第7-9页 |
| ·HINOC网络概述 | 第9-13页 |
| ·HINOC网络技术指标 | 第9-10页 |
| ·技术特点及应用分析 | 第10页 |
| ·HINOC网络拓扑结构 | 第10-12页 |
| ·HINOC网络组网方案 | 第12-13页 |
| ·本文主要工作和内容安排 | 第13-15页 |
| 第二章 HINOC网络MAC层概要设计 | 第15-29页 |
| ·A320增强型开发板简介 | 第15-17页 |
| ·CPU模块 | 第16页 |
| ·AHB总线控制器 | 第16-17页 |
| ·DMA控制器 | 第17页 |
| ·HIMAC FPGA需求分析 | 第17-21页 |
| ·HINOC网络协议分层结构 | 第18-19页 |
| ·HIMAC数据处理流程 | 第19-20页 |
| ·FPGA芯片选型 | 第20-21页 |
| ·HIMAC FPGA实现的功能 | 第21页 |
| ·HIMAC FPGA设计方案 | 第21-29页 |
| ·SLAVE接口模块 | 第22页 |
| ·EMAC接口模块 | 第22-23页 |
| ·EMAC I/O控制模块 | 第23页 |
| ·HIMAC I/O控制模块 | 第23-24页 |
| ·转发表模块 | 第24-25页 |
| ·队列管理模块 | 第25-27页 |
| ·调度模块 | 第27-29页 |
| 第三章 汇聚子层组帧功能的详细设计 | 第29-49页 |
| ·汇聚子层及HIMAC帧简介 | 第29-31页 |
| ·汇聚子层 | 第29-30页 |
| ·HIMAC帧类型和结构 | 第30-31页 |
| ·HIMAC数据帧打包功能的设计 | 第31-39页 |
| ·HIMAC数据帧的打包封装 | 第32-33页 |
| ·HIMAC数据帧发送控制 | 第33-35页 |
| ·CRC生成模块的详细设计 | 第35-36页 |
| ·组帧控制模块的详细设计 | 第36-39页 |
| ·HIMAC数据帧拆包功能的设计 | 第39-49页 |
| ·HIMAC数据帧的解封装 | 第40-41页 |
| ·HIMAC帧接收控制 | 第41-44页 |
| ·拆帧控制模块的详细设计 | 第44-49页 |
| 第四章 汇聚子层组帧功能的时序仿真与分析 | 第49-55页 |
| ·HIMAC帧发送控制模块的时序仿真与分析 | 第49-52页 |
| ·CRC生成模块时序验证 | 第49-50页 |
| ·组帧控制模块时序验证 | 第50-52页 |
| ·HIMAC帧接收控制模块的时序仿真与分析 | 第52-55页 |
| 结束语 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-61页 |
| 附录 | 第61-66页 |
