| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-15页 |
| ·课题背景和研究意义 | 第9-10页 |
| ·国内外研究现状 | 第10-13页 |
| ·构造方面 | 第10-11页 |
| ·编码方面 | 第11-12页 |
| ·译码方面 | 第12-13页 |
| ·本文主要研究内容及章节安排 | 第13-15页 |
| 第2章 多进制 LDPC 码编码和译码算法研究 | 第15-31页 |
| ·Galois 域 | 第15-17页 |
| ·Galois 域定义 | 第15页 |
| ·扩展域 GF(2m)的构造 | 第15-17页 |
| ·多进制 LDPC 基本原理 | 第17-19页 |
| ·LDPC 码概述 | 第17页 |
| ·LDPC 码定义及 Tanner 图表示 | 第17-19页 |
| ·多进制 LDPC 码校验矩阵构造 | 第19-25页 |
| ·Gallager 随机构造方法 | 第19-20页 |
| ·基于 PEG 的校验矩阵构造 | 第20-22页 |
| ·PS 结构化构造 | 第22-24页 |
| ·QC 结构化构造 | 第24-25页 |
| ·多进制 LDPC 码基于下三角编码 | 第25页 |
| ·多进制 LDPC 码译码算法 | 第25-30页 |
| ·多进制 BP 译码算法 | 第26-27页 |
| ·多进制 FFT-BP 译码算法 | 第27-29页 |
| ·多进制 Log-FFT-BP 译码算法 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第3章 多进制 LDPC 码参数确定性能仿真 | 第31-40页 |
| ·VC++6.0 编程环境介绍 | 第31-32页 |
| ·多进制 LDPC 码参数确定性能仿真系统框图 | 第32页 |
| ·多进制 LDPC 码不同校验矩阵构造方法性能仿真 | 第32-34页 |
| ·多进制 LDPC 码不同译码算法性能仿真 | 第34-35页 |
| ·多进制 LDPC 码不同码长性能仿真 | 第35-36页 |
| ·多进制 LDPC 码不同码率性能仿真 | 第36-38页 |
| ·多进制 LDPC 码不同迭代次数性能仿真 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第4章 多进制 LDPC 码在 CPM 系统中的性能仿真 | 第40-55页 |
| ·连续相位调制(CPM)技术 | 第40-51页 |
| ·CPM 基本原理 | 第40-44页 |
| ·CPM 调制原理 | 第44-47页 |
| ·CPM 解调原理 | 第47-51页 |
| ·基于 CPM 调制的多进制 LDPC 码系统 | 第51-52页 |
| ·基于 CPM 调制的多进制 LDPC 码性能研究 | 第52-54页 |
| ·不同码长 | 第52-53页 |
| ·不同码率 | 第53页 |
| ·不同外迭代次数 | 第53-54页 |
| ·不同内迭代次数 | 第54页 |
| ·本章小结 | 第54-55页 |
| 结论 | 第55-56页 |
| 参考文献 | 第56-61页 |
| 攻读学位期间发表的学术论文 | 第61-62页 |
| 致谢 | 第62页 |
