数字系统异构冗余设计技术研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-11页 |
| 第一章 绪论 | 第11-17页 |
| ·进化硬件发展概述 | 第11-13页 |
| ·进化硬件研究现状分析 | 第13-14页 |
| ·本课题研究目的及意义 | 第14-15页 |
| ·本文主要工作及论文结构 | 第15-17页 |
| 第二章 进化硬件原理及方法 | 第17-20页 |
| ·进化硬件原理 | 第17-18页 |
| ·进化硬件的分类 | 第18-19页 |
| ·进化硬件工作机理 | 第19页 |
| ·本章小结 | 第19-20页 |
| 第三章 时序电路异构系统优化设计 | 第20-42页 |
| ·引言 | 第20页 |
| ·异构系统评价理论及方法设计 | 第20-31页 |
| ·有向图理论基础 | 第20-24页 |
| ·异构系统原理基础 | 第24-26页 |
| ·异构系统可靠性分析 | 第26-27页 |
| ·异构系统容错能力分析 | 第27-29页 |
| ·异构评价方法 | 第29-31页 |
| ·时序电路异构系统多目标优化设计技术 | 第31-35页 |
| ·多目标优化设计分析 | 第31-33页 |
| ·时序电路多目标优化设计方法 | 第33-34页 |
| ·时序电路异构系统多目标优化设计 | 第34-35页 |
| ·实验验证与分析 | 第35-41页 |
| ·异构系统结果分析 | 第36页 |
| ·多目标与单目标结果分析 | 第36-39页 |
| ·与相关工作比较及分析 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 组合电路异构系统多级进化设计 | 第42-51页 |
| ·引言 | 第42页 |
| ·组合电路多级进化设计 | 第42-43页 |
| ·多级进化异构评价分析 | 第43-44页 |
| ·数字电路多级进化异构设计实验系统 | 第44页 |
| ·实验验证与分析 | 第44-50页 |
| ·多级进化电路结果分析 | 第44-46页 |
| ·多级进化系统异构度分析 | 第46-47页 |
| ·与相关工作比较分析 | 第47-50页 |
| ·本章小结 | 第50-51页 |
| 第五章 总结与展望 | 第51-53页 |
| ·主要研究成果与贡献 | 第51页 |
| ·后续研究建议 | 第51-53页 |
| 参考文献 | 第53-57页 |
| 致谢 | 第57-58页 |
| 在学期间的研究成果及发表的学术论文 | 第58页 |
