| 目录 | 第1-7页 |
| CONTENTS | 第7-10页 |
| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 符号说明 | 第12-14页 |
| 第一章 绪论 | 第14-19页 |
| ·数字电视的国际标准 | 第14-16页 |
| ·ISDB标准 | 第14-15页 |
| ·ATSC标准 | 第15页 |
| ·DVB标准 | 第15-16页 |
| ·中国数字电视标准的发展 | 第16-17页 |
| ·课题研究背景、意义 | 第17页 |
| ·作者的工作及论文结构 | 第17-19页 |
| 第二章 DVB-S调制器核心技术探讨及器件选型 | 第19-27页 |
| ·可变符号率的设计 | 第19-20页 |
| ·射频调制的实现 | 第20-21页 |
| ·FPGA设计流程 | 第21-23页 |
| ·器件的选型及设计所需的工具 | 第23-26页 |
| ·器件的选型 | 第23-24页 |
| ·EDA开发工具 | 第24-26页 |
| ·本章小节 | 第26-27页 |
| 第三章 DVB-S标准信道编码及基带成形原理 | 第27-34页 |
| ·随机化 | 第27-28页 |
| ·RS编码 | 第28-29页 |
| ·卷积交织 | 第29-30页 |
| ·卷积收缩编码 | 第30-32页 |
| ·基本卷积码 | 第30-31页 |
| ·卷积收缩码 | 第31-32页 |
| ·星座映射 | 第32页 |
| ·基带成形 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第四章 信道编码的FPGA实现及仿真 | 第34-45页 |
| ·随机化 | 第34-36页 |
| ·随机化模块FPGA实现的新方法 | 第34-36页 |
| ·随机化仿真波形 | 第36页 |
| ·RS编码 | 第36-39页 |
| ·RS编码的FPGA实现 | 第37页 |
| ·Modelsim仿真、ChipScope验证及Matlab验证 | 第37-39页 |
| ·卷积交织 | 第39-41页 |
| ·卷积交织实现的新方案 | 第39-40页 |
| ·卷积交织仿真波形 | 第40-41页 |
| ·卷积收缩编码 | 第41-44页 |
| ·动态重配置DCM | 第42-43页 |
| ·卷积收缩编码的Modelsim仿真 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第五章 射频调制的FPGA实现 | 第45-63页 |
| ·AD9739方案 | 第45-54页 |
| ·柰奎斯特滤波器 | 第46-47页 |
| ·半带滤波 | 第47页 |
| ·CIC插值滤波 | 第47-48页 |
| ·多相滤波器 | 第48-49页 |
| ·多相直接数字频率合成器 | 第49-50页 |
| ·输出并串转换器OSERDES | 第50-52页 |
| ·AD9739配置模块 | 第52-53页 |
| ·FPGA与AD9739的接口设计 | 第53-54页 |
| ·AD9739方案各模块仿真 | 第54-62页 |
| ·中频处理模块仿真 | 第54-56页 |
| ·多相滤波器仿真 | 第56-58页 |
| ·多相数字频率合成器仿真 | 第58-60页 |
| ·射频调制输出 | 第60-62页 |
| ·本章小结 | 第62-63页 |
| 第六章 系统时钟生成及系统联合测试 | 第63-72页 |
| ·ADF4350时钟芯片设计 | 第63-66页 |
| ·ADF4350的在线配置 | 第64-65页 |
| ·ADF4350应用中的注意事项 | 第65-66页 |
| ·系统资源统计 | 第66-69页 |
| ·系统的联合测试 | 第69-71页 |
| ·本章小结 | 第71-72页 |
| 第七章 总结与展望 | 第72-74页 |
| ·本文总结 | 第72-73页 |
| ·展望 | 第73-74页 |
| 附录一 随机数序列 | 第74-78页 |
| 附录二 伽勒华域乘法器的VerilogHDL源代码 | 第78-80页 |
| 附录三 卷积交织中双口RAM的地址 | 第80-85页 |
| 参考文献 | 第85-88页 |
| 致谢 | 第88-89页 |
| 作者工硕期间取得的研究成果 | 第89-90页 |
| 学位论文评阅及答辩情况表 | 第90页 |