电力线数字扩频通信系统——接收部分
第1章 绪论 | 第1-16页 |
·电力线扩频通信概述 | 第8-11页 |
·电力线通信方式概述 | 第8页 |
·电力线通信产品发展现状及本论文的研究目的 | 第8-11页 |
·扩频通信技术概述 | 第11-12页 |
·EDA概述与特点 | 第12-14页 |
·EDA概述 | 第12-13页 |
·可编程ASIC特点 | 第13-14页 |
·论文主要研究内容 | 第14-16页 |
第2章 基本原理 | 第16-33页 |
·2DPSK解调 | 第16-17页 |
·扩频通信原理及解扩 | 第17-26页 |
·扩频通信基本思想及理论依据 | 第17-19页 |
·扩频通信的主要性能指标 | 第19-20页 |
·扩频通信基本原理 | 第20页 |
·直接序列(DS)扩频通信 | 第20-22页 |
·直接扩频系统的同步与解扩 | 第22-24页 |
·伪随机序列 | 第24-26页 |
·开发工具及芯片简介 | 第26-32页 |
·开发工具简介 | 第26页 |
·原理图输入和硬件描述语言(HDL)输入 | 第26-27页 |
·基于EDA工具的CPLD/FPGA开发流程 | 第27-28页 |
·器件简介 | 第28-32页 |
·本章小结 | 第32-33页 |
第3章 系统设计与实现 | 第33-49页 |
·系统总体设计框图及模块划分 | 第33-35页 |
·系统总体框图 | 第33-34页 |
·系统各模块的功能划分 | 第34-35页 |
·系统的主要参数 | 第35页 |
·系统设计与实现 | 第35-48页 |
·解调模块的设计与实现 | 第35页 |
·载波同步 | 第35-39页 |
·码反变换模块 | 第39-40页 |
·匹配滤波器的设计与实现 | 第40-48页 |
·本章小结 | 第48-49页 |
第4章 系统设计与调试总结 | 第49-53页 |
·电路的行为级和寄存器传输级设计与仿真 | 第49-52页 |
·电路的行为级和寄存器传输级设计与仿真 | 第49-50页 |
·CPLD设计中的时钟同步问题 | 第50-51页 |
·设计中的“毛刺”问题 | 第51页 |
·设计中使用MAX+PLUS Ⅱ的经验 | 第51-52页 |
·应用硬件电路的经验总结 | 第52页 |
·本章小结 | 第52-53页 |
第5章 结论 | 第53-54页 |
参考文献 | 第54-56页 |
致谢 | 第56页 |