| 论文摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章：绪论 | 第10-14页 |
| ·单片机简介 | 第10-11页 |
| ·本课题的选题目的和意义 | 第11-12页 |
| ·本课题的选题背景 | 第11页 |
| ·课题的选题目的和意义 | 第11-12页 |
| ·论文的研究内容与结构安排 | 第12-14页 |
| ·研究内容与方法 | 第12-13页 |
| ·论文结构安排 | 第13-14页 |
| 第二章：设计方法与设计流程 | 第14-22页 |
| ·数字系统高层次设计 | 第14-20页 |
| ·自顶向下设计方法与设计流程 | 第14-18页 |
| ·硬件描述语言 | 第18-19页 |
| ·高层次设计技术优点 | 第19-20页 |
| ·MCU IP 核设计流程 | 第20-22页 |
| 第三章：RISC MCU IP 核的结构设计与指令集分析 | 第22-30页 |
| ·微控制器的硬件结构及特点 | 第22-24页 |
| ·微控制器的架构 | 第24-26页 |
| ·资源概述 | 第24页 |
| ·CPU 的时序图和指令周期 | 第24-26页 |
| ·指令系统 | 第26-30页 |
| ·指令系统概述 | 第26-27页 |
| ·RISC 的定义与特点 | 第27页 |
| ·RISC 指令集的选取 | 第27-30页 |
| 第四章：MCU IP 核模块电路的设计 | 第30-45页 |
| ·MCU IP 核的基本模块实现 | 第30-40页 |
| ·系统时钟产生电路模块（clk_gen） | 第31-32页 |
| ·指令译码器（decode） | 第32-33页 |
| ·数据选择器（data_mux） | 第33-34页 |
| ·算数逻辑运算单元 ALU（aluown） | 第34-36页 |
| ·程序计数器和堆栈（prgm_cntr） | 第36-37页 |
| ·特殊功能寄存器模块 | 第37-38页 |
| ·I/O 模块 | 第38-40页 |
| ·定时/计数器与基准定时器 | 第40-41页 |
| ·通用定时/计数器（time10） | 第40页 |
| ·基准定时器（basetimer） | 第40-41页 |
| ·看门狗 | 第41-42页 |
| ·音频控制模块 | 第42页 |
| ·存储器设计 | 第42-45页 |
| 第五章：MCU 的中断系统设计 | 第45-52页 |
| ·中断源 | 第46-47页 |
| ·中断优先级设计 | 第47-49页 |
| ·中断响应 | 第49页 |
| ·PC 和堆栈模块 | 第49-50页 |
| ·中断系统的仿真验证 | 第50-52页 |
| 第六章：MCU IP 核的FPGA 仿真与综合 | 第52-61页 |
| ·仿真和综合概述 | 第52页 |
| ·功能仿真 | 第52-53页 |
| ·逻辑综合 | 第53-55页 |
| ·综合后仿真 | 第55-56页 |
| ·布局布线 | 第56页 |
| ·时序仿真 | 第56-57页 |
| ·仿真策略及仿真图 | 第57-59页 |
| ·功能评价与仿真体会 | 第59-61页 |
| ·功能和性能评价 | 第59-60页 |
| ·仿真体会 | 第60-61页 |
| 第七章：总结与展望 | 第61-62页 |
| 参考文献 | 第62-73页 |
| 作者在攻读硕士学位期间发表的论文 | 第73-74页 |
| 致谢 | 第74页 |