高速ADC时钟发生器的设计与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题的主要背景 | 第7-8页 |
| ·课题的主要工作 | 第8-9页 |
| ·本文的章节安排 | 第9-11页 |
| 第二章 高速ADC 时钟发生器的原理 | 第11-33页 |
| ·基于锁相环的高速时钟产生电路 | 第11-22页 |
| ·锁相环的特点及应用 | 第11-12页 |
| ·锁相环的基本结构 | 第12-20页 |
| ·锁相环的相位模型 | 第20-22页 |
| ·锁相环稳定性分析 | 第22-26页 |
| ·锁相环稳定性的概念 | 第22页 |
| ·稳定性判据 | 第22-24页 |
| ·几种环路的稳定性条件 | 第24-26页 |
| ·相位噪声的基本理论 | 第26-29页 |
| ·相位噪声和相位抖动 | 第26-28页 |
| ·噪声的来源与抑制方法分析 | 第28-29页 |
| ·时钟抖动 | 第29-32页 |
| ·时钟抖动定义 | 第29页 |
| ·时钟抖动对ADC 采样的影响 | 第29-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 高速ADC 时钟发生器的设计与分析 | 第33-45页 |
| ·时钟缓冲器的设计 | 第33-35页 |
| ·基于DLL 时钟占空比调节电路的设计与分析 | 第35-42页 |
| ·基于DLL 的时钟占空比调节电路整体设计 | 第35页 |
| ·频率合成器设计 | 第35-37页 |
| ·电荷泵检测电路设计 | 第37-38页 |
| ·延迟电路设计 | 第38-39页 |
| ·整形器设计 | 第39-40页 |
| ·基于DLL 的时钟占空比调节电路整体仿真结果 | 第40-42页 |
| ·时钟分频器设计 | 第42-43页 |
| ·本章小结 | 第43-45页 |
| 第四章 高速ADC 时钟发生器的版图设计 | 第45-52页 |
| ·版图设计流程 | 第45页 |
| ·版图设计准则 | 第45-49页 |
| ·匹配设计 | 第46-47页 |
| ·抗干扰设计 | 第47页 |
| ·可靠性设计 | 第47-49页 |
| ·版图设计 | 第49-51页 |
| ·时钟缓冲器版图 | 第49-50页 |
| ·时钟占空比调节电路版图 | 第50页 |
| ·分频电路版图 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 第五章 总结 | 第52-53页 |
| 致谢 | 第53-54页 |
| 参考文献 | 第54-56页 |
| 硕士期间的研究成果 | 第56-57页 |
