| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 目录 | 第8-11页 |
| 第1章 绪论 | 第11-15页 |
| ·研究多用户检测技术的意义 | 第11页 |
| ·多用户检测的研究现状 | 第11-12页 |
| ·FPGA的发展现状 | 第12页 |
| ·论文的主要内容及结构安排 | 第12-15页 |
| 第2章 FPGA系统设计 | 第15-21页 |
| ·FPGA的内部结构 | 第15页 |
| ·FPGA系统开发设计基本流程 | 第15-17页 |
| ·FPGA系统设计数据流控制 | 第17-19页 |
| ·流水线处理结构 | 第17-18页 |
| ·串/并,并/串转换处理 | 第18页 |
| ·乒乓处理结构 | 第18-19页 |
| ·FPGA在无线通信领域的应用 | 第19-20页 |
| ·Verilog HDL硬件描述语言 | 第20页 |
| ·Verilog HDL概述 | 第20页 |
| ·Verilog HDL的主要能力 | 第20页 |
| ·本章小结 | 第20-21页 |
| 第3章 并行干扰抵消多用户检测 | 第21-31页 |
| ·多用户检测技术 | 第21-23页 |
| ·多用户检测技术的基本结构 | 第21-22页 |
| ·多用户检测技术的分类 | 第22-23页 |
| ·干扰抵消多用户检测技术 | 第23-25页 |
| ·概述 | 第23页 |
| ·并行干扰抵消检测 | 第23-24页 |
| ·部分并行干扰抵消检测 | 第24-25页 |
| ·应用Hebb学习规则的部分并行干扰抵消检测 | 第25-29页 |
| ·Hebb学习规则 | 第25-26页 |
| ·应用Hebb学习规则的部分并行干扰抵消算法原理 | 第26-29页 |
| ·本章小结 | 第29-31页 |
| 第4章 应用Hebb学习规则的部分并行干扰抵消的FPGA实现 | 第31-69页 |
| ·芯片选型与开发环境 | 第31-32页 |
| ·系统模块的划分 | 第32-33页 |
| ·匹配滤波器模块 | 第33-40页 |
| ·匹配滤波器简介 | 第33-34页 |
| ·数据缓存子模块 | 第34-36页 |
| ·乘法器子模块 | 第36-37页 |
| ·累加器子模块 | 第37页 |
| ·匹配滤波器模块仿真与分析 | 第37-40页 |
| ·判决模块 | 第40-41页 |
| ·ICF值Hebb调整模块 | 第41-44页 |
| ·期望值存储子模块(ROM) | 第42-43页 |
| ·分频子模块 | 第43-44页 |
| ·Hebb规则调整子模块 | 第44-53页 |
| ·理论分析 | 第44-47页 |
| ·串并转换子模块 | 第47-48页 |
| ·乘法器 | 第48-50页 |
| ·ICF值Hebb调整模块整体仿真及分析 | 第50-53页 |
| ·干扰抵消模块 | 第53-61页 |
| ·理论分析 | 第53-54页 |
| ·硬件实现 | 第54-55页 |
| ·相关系数运算子模块 | 第55-57页 |
| ·多址干扰合成子模块 | 第57-60页 |
| ·干扰抵消模块整体仿真及分析 | 第60-61页 |
| ·应用Hebb学习规则部分并行干扰抵消检测器整体仿真 | 第61-67页 |
| ·本章小结 | 第67-69页 |
| 第5章 总结与展望 | 第69-71页 |
| ·硬件设计问题总结 | 第69-70页 |
| ·展望 | 第70-71页 |
| 参考文献 | 第71-77页 |
| 致谢 | 第77-79页 |
| 攻读学位期间发表的学术论文目录 | 第79页 |