宽带锁相式捷变频源的研究与设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-15页 |
| ·频率合成技术发展历史 | 第10-11页 |
| ·宽带锁相式捷变频源的应用背景和应用价值 | 第11-12页 |
| ·国内外研究现状和发展趋势 | 第12-14页 |
| ·本课题的研究目的和研究内容 | 第14-15页 |
| 第二章 锁相环基础 | 第15-23页 |
| ·锁相环基本原理 | 第15-16页 |
| ·锁相环主要性能指标 | 第16-18页 |
| ·锁相环各个模块分析 | 第18-20页 |
| ·鉴相器分析 | 第18-19页 |
| ·环路滤波器分析 | 第19-20页 |
| ·压控振荡器分析 | 第20页 |
| ·锁相环线性模型 | 第20-23页 |
| 第三章 捷变频频率合成技术 | 第23-37页 |
| ·直接频率合成技术 | 第23页 |
| ·直接数字频率合成技术 | 第23-25页 |
| ·DDS+PLL 捷变频技术 | 第25-27页 |
| ·锁相式频率合成技术 | 第27-31页 |
| ·捷变频时间测量方法 | 第31-37页 |
| ·示波器触发法 | 第32页 |
| ·检相法 | 第32-34页 |
| ·延迟线鉴频法 | 第34-35页 |
| ·时间间隔计数法 | 第35-36页 |
| ·数字解调法 | 第36页 |
| ·调制域分析法 | 第36-37页 |
| 第四章 L 波段锁相式捷变频源设计 | 第37-65页 |
| ·设计指标 | 第37页 |
| ·方案综述 | 第37-39页 |
| ·整体框图 | 第38页 |
| ·锁相环路 | 第38-39页 |
| ·辅助锁定电路 | 第39页 |
| ·方案指标分析 | 第39-44页 |
| ·频率范围 | 第39-40页 |
| ·频率分辨率 | 第40页 |
| ·相位噪声 | 第40-41页 |
| ·杂散 | 第41-42页 |
| ·跳频时间 | 第42-44页 |
| ·各个模块设计 | 第44-65页 |
| ·主环设计 | 第44-45页 |
| ·压控振荡器设计 | 第45-51页 |
| ·电压预置电路设计 | 第51-53页 |
| ·FD 变换电路设计 | 第53-59页 |
| ·耦合器设计 | 第59-61页 |
| ·控制部分设计 | 第61-62页 |
| ·电源设计 | 第62-65页 |
| 第五章 系统性能测试 | 第65-71页 |
| ·系统整体结构 | 第65-66页 |
| ·压控振荡器性能测试 | 第66-67页 |
| ·相位噪声测试 | 第67-68页 |
| ·捷变频时间测试 | 第68-71页 |
| ·测试平台介绍 | 第68-69页 |
| ·跳频时间测试 | 第69-71页 |
| 第六章 总结与展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 作者攻硕期间取得的研究成果 | 第76-77页 |
