基于DDS和PLL的频率合成器
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 引言 | 第8-11页 |
| ·背景 | 第8页 |
| ·项目实用价值 | 第8-9页 |
| ·国内外研究动态 | 第9-10页 |
| ·项目目标及论文内容 | 第10-11页 |
| 第二章 锁相环基本原理 | 第11-25页 |
| ·锁相环基本组成 | 第11-16页 |
| ·鉴相器 | 第11-13页 |
| ·压控振荡器 | 第13-14页 |
| ·环路滤波器 | 第14-16页 |
| ·锁相环的工作原理 | 第16-21页 |
| ·一般相位模型与动态方程 | 第16-17页 |
| ·线性相位模型与线性动态方程 | 第17-18页 |
| ·一般传递函数 | 第18-19页 |
| ·二阶锁相环路的传递函数 | 第19-20页 |
| ·环路锁定的概念 | 第20页 |
| ·环路稳定性 | 第20-21页 |
| ·锁相环的相噪分析 | 第21-25页 |
| ·相位噪声的定义 | 第21-22页 |
| ·单环锁相电路相噪 | 第22-25页 |
| 第三章 直接数字频率合成器原理 | 第25-30页 |
| ·DDS 组成 | 第25-26页 |
| ·DDS 工作原理 | 第26页 |
| ·DDS 的频谱分析 | 第26-27页 |
| ·DDS 的杂散分析 | 第27-28页 |
| ·相位截断引入的杂散 | 第28页 |
| ·幅度量化引入的杂散 | 第28页 |
| ·DAC 转换引入的杂散 | 第28页 |
| ·DDS 的特点 | 第28-30页 |
| 第四章 DDS+PLL 快速跳变频率合成器的设计 | 第30-52页 |
| ·频率合成器的指标定义 | 第30-31页 |
| ·本频率合成器指标要求 | 第31-32页 |
| ·高本振指标要求 | 第31页 |
| ·低本振指标要求 | 第31-32页 |
| ·时钟输出 | 第32页 |
| ·频率合成器方案的对比与选择 | 第32-33页 |
| ·方案设计 | 第33-44页 |
| ·器件的选择 | 第34-43页 |
| ·具体设计 | 第43-44页 |
| ·关键技术指标计算 | 第44-50页 |
| ·低本振 | 第45-46页 |
| ·高本振 | 第46-50页 |
| ·工程实施 | 第50-52页 |
| 第五章 试验结果 | 第52-62页 |
| ·测试框图 | 第52-53页 |
| ·低本振的指标测试 | 第53-54页 |
| ·高本振的指标测试 | 第54-62页 |
| ·常规环指标测试 | 第54-57页 |
| ·跳频环指标测试 | 第57-62页 |
| 第六章 总结 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-65页 |
