中文摘要 | 第1-4页 |
ABSTRACT | 第4-7页 |
绪论 | 第7-11页 |
1. 路由器的结构 | 第7-8页 |
2. 论文选题的背景和意义 | 第8-10页 |
3. 本论文的任务和完成的工作 | 第10-11页 |
第一章 通信协议转换系统的总述 | 第11-14页 |
·通信协议转换模块的功能描述 | 第11-14页 |
·系统的总体结构 | 第11-12页 |
·系统的具体设计和实现 | 第12-14页 |
第二章 信元格式的介绍与比较 | 第14-28页 |
·NP信元的格式 | 第14-17页 |
·NP的数据帧格式 | 第14-16页 |
·NP的IDLE帧格式 | 第16-17页 |
·CSIX信元的格式 | 第17-24页 |
·CSIX信元格式定义 | 第18-22页 |
·流控帧的格式 | 第22-24页 |
·TM芯片的信元格式 | 第24-26页 |
·符合标准CSIX协议的TM芯片信元头格式 | 第24-26页 |
·FIFO(First In First Out)结构 | 第26-28页 |
·同步的FIFO结构介绍 | 第26-28页 |
第三章 硬件描述语言的设计与实现 | 第28-33页 |
·硬件描述语言HDL的现状和发展 | 第28-29页 |
·Verilog和VHDL语言的比较 | 第29页 |
·本系统采用Verilog语言的原因 | 第29-30页 |
·同步状态机在本系统中的应用 | 第30-31页 |
·状态机的结构 | 第30页 |
·用Verilog来描述可综合的状态机 | 第30-31页 |
·Modelsim简介 | 第31-33页 |
第四章 上行通信转换模块的设计与实现 | 第33-53页 |
·UTOPIA模块的功能与实现 | 第34-37页 |
·UTOPIA接口的定义 | 第34-35页 |
·UTOPIA接口的内部功能结构 | 第35-37页 |
·UTOPIA和FTI接口说明 | 第37页 |
·上行U_WCM模块的设计与实现 | 第37-40页 |
·上行U_WCM模块的功能 | 第37-38页 |
·U_WCM模块的接口信号 | 第38-39页 |
·U_WCM模块的实现 | 第39-40页 |
·上行U_ROM模块的设计与实现 | 第40-44页 |
·U_ROM功能描述 | 第41页 |
·U_ROM模块接口说明 | 第41-43页 |
·U_ROM功能的实现方法与过程 | 第43-44页 |
·上行U_PROC模块的设计与实现 | 第44-47页 |
·U_PROC 模块功能描述 | 第44-45页 |
·U_PROC 模块的输入和输出数据格式 | 第45-46页 |
·U_PROC模块功能实现的原理及流程图 | 第46-47页 |
·CSIX协议介绍 | 第47-50页 |
·CSIX协议工作机制 | 第47-50页 |
·CSIX协议中LINK级流控的处理机制 | 第50页 |
·SYNCHRO模块的设计与实现 | 第50-52页 |
·SERDES接口 | 第52-53页 |
第五章 下行通信转换模块的实现 | 第53-65页 |
·下行D_PROC模块的功能与实现 | 第53-57页 |
·D_PROC的功能介绍 | 第53-54页 |
·D_PROC模块的接口数据说明 | 第54-55页 |
·D_PROC 模块处理状态机的设计与实现 | 第55页 |
·D_PROC模块的实现 | 第55-57页 |
·下行CIRCLING_PLATE模块的功能实现与设计 | 第57-60页 |
·下行CIRCLING_PLATE模块的实现原理 | 第57-59页 |
·模块的输入和输出数据格式 | 第59-60页 |
·CIRCLING_PLATE模块的设计与实现过程 | 第60页 |
·下行D_ROM模块的设计与实现 | 第60-63页 |
·功能描述 | 第60-61页 |
·D_ROM模块接口说明 | 第61-62页 |
·D_ROM功能的实现方法与过程 | 第62-63页 |
·下行D_WCM模块的设计与实现 | 第63-65页 |
·功能描述 | 第63-64页 |
·接口数据说明 | 第64-65页 |
结束语 | 第65-66页 |
附录 | 第66-69页 |
参考文献 | 第69-70页 |
发表论文和参加科研情况 | 第70-71页 |
发表的论文: | 第70页 |
参加的科研情况: | 第70-71页 |
致谢 | 第71页 |