| 图目录 | 第1-10页 |
| 表目录 | 第10-11页 |
| 算法目录 | 第11-12页 |
| 公式目录 | 第12-13页 |
| 摘要 | 第13-14页 |
| ABSTRACT | 第14-15页 |
| 第一章 绪论 | 第15-21页 |
| §1.1 课题研究背景 | 第15-16页 |
| §1.2 课题研究的意义 | 第16页 |
| §1.3 国内外相关研究的情况 | 第16-18页 |
| §1.4 本文的主要工作 | 第18-19页 |
| §1.5 文章的组织 | 第19-20页 |
| §1.6 课题的研究成果 | 第20-21页 |
| 第二章 基于EPIC的动态同时多线程 | 第21-34页 |
| §2.1 EIPC技术和Itanium~(TM)微处理 | 第21-23页 |
| §2.2 多线程技术 | 第23-27页 |
| §2.3 基于EPIC的动态同时多线程微体系结构 | 第27-30页 |
| §2.4 EDSMT微体系结构中对寄存器文件的要求 | 第30-33页 |
| ·寄存器文件大小与系统性能的矛盾 | 第31页 |
| ·提高寄存器利用率是关键 | 第31-33页 |
| ·本课题的研究重点 | 第33页 |
| §2.5 本章小结 | 第33-34页 |
| 第三章 基于EDSMT的寄存器文件管理机制研究 | 第34-40页 |
| §3.1 Itanium~(TM)的寄存器单元概述 | 第34-35页 |
| §3.2 寄存器文件管理机制SREN的基本结构 | 第35-38页 |
| ·设计思路分析 | 第35-36页 |
| ·SREN总体结构概述 | 第36-38页 |
| §3.3 SREN中寄存器置后分配 | 第38-39页 |
| §3.4 本章小结 | 第39-40页 |
| 第四章 SREN中的两种优化技术 | 第40-54页 |
| §4.1 寄存器提前去配技术 | 第40-42页 |
| §4.2 提前去配技术实现及算法描述 | 第42-46页 |
| ·无回路流图分析 | 第43-44页 |
| ·有回路流图分析 | 第44-46页 |
| §4.3 窄值另存技术 | 第46-49页 |
| ·窄值另存技术分析 | 第46-48页 |
| ·窄值另存技术中额外的硬件逻辑分析 | 第48-49页 |
| §4.4 两种优化技术的结合 | 第49-51页 |
| §4.5 读写操作数流程 | 第51-53页 |
| §4.6 本章小结 | 第53-54页 |
| 第五章 SREN中寄存器重命名 | 第54-61页 |
| §5.1 寄存器重命名技术简介 | 第54-55页 |
| §5.2 SREN中对寄存器堆栈技术的应用 | 第55-56页 |
| §5.3 SREN中“中间寄存器旋转”技术 | 第56-59页 |
| ·SREN中的中间寄存器状态 | 第56-57页 |
| ·SREN中的中间寄存器旋转技术 | 第57-59页 |
| §5.4 SREN中寄存器重命名地址运算 | 第59-60页 |
| §5.5 本章小结 | 第60-61页 |
| 第六章 RSE机制在SREN中的应用 | 第61-70页 |
| §6.1 Itanium~(TM)微处理器中RSE机制简介 | 第61-63页 |
| §6.2 SREN中的RSE机制 | 第63-64页 |
| §6.3 SREN中对NaT位和I／A位的处理 | 第64-65页 |
| §6.4 SREN中对RSE算法的修改 | 第65-67页 |
| §6.5 RSE工作方式 | 第67-69页 |
| §6.6 本章小结 | 第69-70页 |
| 第七章 测试验证及性能分析 | 第70-83页 |
| §7.1 基于EDSMT体系结构的模拟器设计 | 第70-80页 |
| ·两款相关的模拟器分析 | 第70-72页 |
| ·基于EDSMT体系结构模拟器流水线设计 | 第72-77页 |
| ·模拟器其它部分设计 | 第77-78页 |
| ·关键技术模拟 | 第78-80页 |
| §7.2 实验结果及性能分析 | 第80-82页 |
| §7.3 本章小结 | 第82-83页 |
| 第八章 结束语 | 第83-85页 |
| 致谢 | 第85-86页 |
| 硕士期间发表的论文 | 第86-87页 |
| 参考文献 | 第87-90页 |
