| 第一章 引言 | 第1-14页 |
| ·研究背景 | 第9-10页 |
| ·数据率转换技术对于宽带数字侦察的重要意义 | 第10页 |
| ·数据率转换技术的多信号处理能力 | 第10-11页 |
| ·双信号数据率转换技术的思路 | 第11页 |
| ·数据率转换关键技术的发展现状 | 第11-13页 |
| ·本文的研究工作与内容安排 | 第13-14页 |
| 第二章 双信号带通采样技术 | 第14-23页 |
| ·概述 | 第14页 |
| ·双信号带通采样技术的难点 | 第14页 |
| ·基于采样结果中频的多信号带通采样 | 第14-15页 |
| ·基于采样后频谱排列的双信号带通采样 | 第15-20页 |
| ·计算机算法仿真 | 第20-21页 |
| ·基于采样后中频的带通采样算法仿真 | 第20页 |
| ·基于采样后频谱排列的双信号带通采样技术 | 第20-21页 |
| ·双信号的带通采样用于宽带数字接收要解决的问题 | 第21页 |
| ·本章小结 | 第21-23页 |
| 第三章 双信号宽带数字下变频技术 | 第23-30页 |
| ·概述 | 第23页 |
| ·基于DFT 滤波器组的双信号宽带数字下变频结构原理 | 第23-26页 |
| ·参数变化信号的处理 | 第26页 |
| ·硬件资源占用比较 | 第26-27页 |
| ·基于DFT 滤波器组的下变频结构算法仿真 | 第27-29页 |
| ·DFT 滤波器组下变频结构幅频特性 | 第27-28页 |
| ·DFT 滤波器组下变频结构算法仿真 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第四章 双信号宽带数字下变频的FPGA 实现 | 第30-38页 |
| ·概述 | 第30-32页 |
| ·Verilog HDL 硬件描述语言 | 第30页 |
| ·Synplify FPGA 综合软件 | 第30-31页 |
| ·Altera QuartusII FPGA 开发软件 | 第31-32页 |
| ·系统设计 | 第32-34页 |
| ·设计要求和结构选择 | 第32页 |
| ·基于多相结构滤波器的数字下变频 | 第32-33页 |
| ·基于DFT 滤波器组的数字下变频 | 第33-34页 |
| ·基于多相滤波器数字下变频模块和实现细节 | 第34-36页 |
| ·基于DFT 滤波器组的数字下变频模块和实现细节 | 第36-37页 |
| ·两种算法FPGA 仿真结果 | 第37页 |
| ·本章小结 | 第37-38页 |
| 第五章 硬件实验平台的研究与开发 | 第38-54页 |
| ·双信号带宽匹配接收系统设计 | 第38-39页 |
| ·高速A/D 处理板 | 第39-41页 |
| ·AD9430 简介 | 第39页 |
| ·A/D 板系统结构 | 第39-40页 |
| ·A/D 板的功能实现 | 第40-41页 |
| ·高效下变频子系统硬件 | 第41-50页 |
| ·子系统硬件框图 | 第41-42页 |
| ·器件简介 | 第42-44页 |
| ·下变频子系统设计和功能实现 | 第44-50页 |
| ·PCI 卡设计 | 第50-52页 |
| ·PCI 卡的系统结构 | 第50-51页 |
| ·PCI 卡的设计和功能实现 | 第51-52页 |
| ·系统测试环境 | 第52页 |
| ·总结 | 第52-54页 |
| 第六章 全文总结 | 第54-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-59页 |
| 附录 | 第59-60页 |
| 个人简历 | 第60页 |