高速实时自适应抗干扰阵列处理技术
| 第1章 绪论 | 第1-16页 |
| ·高速实时自适应抗干扰阵列处理技术 | 第8-9页 |
| ·自适应抗干扰阵列信号处理基础 | 第9-13页 |
| ·自适应阵列信号处理的研究进展 | 第13-15页 |
| ·本文主要工作 | 第15-16页 |
| 第2章 基于QR分解的递归最小二乘算法 | 第16-32页 |
| ·引言 | 第16页 |
| ·脉动阵列处理器 | 第16-17页 |
| ·最小二乘法 | 第17-18页 |
| ·递归最小二乘的QR分解算法及其脉动阵列实现 | 第18-23页 |
| ·最小二乘的QR分解算法的CORDIC实现 | 第23-31页 |
| ·CORDIC算法 | 第23-27页 |
| ·算法的CORDIC实现 | 第27-31页 |
| ·本章小节 | 第31-32页 |
| 第3章 系统构架的改进 | 第32-43页 |
| ·超前处理技术 | 第32-37页 |
| ·超前处理技术的引入 | 第32-35页 |
| ·超前处理技术中的并行机制 | 第35-37页 |
| ·超前处理技术的实现 | 第37页 |
| ·递归最小二乘算法的流水CORDIC实现 | 第37-41页 |
| ·算法的流水实现 | 第37-41页 |
| ·稳定性分析 | 第41页 |
| ·本章小节 | 第41-43页 |
| 第4章 高速实时硬件系统的设计与实现 | 第43-61页 |
| ·系统论述 | 第43页 |
| ·系统设计 | 第43-55页 |
| ·各宏单元构架 | 第43-46页 |
| ·逻辑电路的设计 | 第46-50页 |
| ·各宏单元的实现 | 第50-51页 |
| ·系统的实现 | 第51-55页 |
| ·系统硬件平台 | 第55-57页 |
| ·芯片选型 | 第55页 |
| ·硬件电路设计 | 第55-57页 |
| ·本章小结 | 第57-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-67页 |
| 攻读硕士学位期间发表论文和取得的科研成果 | 第67-68页 |
| 致谢 | 第68页 |