32位高性能嵌入式CPU及平台研发
| 致谢 | 第1-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7-14页 |
| 第1章 绪论 | 第14-33页 |
| ·研究背景与意义 | 第14-15页 |
| ·CPU设计技术的发展 | 第15-26页 |
| ·嵌入式CPU与SoC设计 | 第26-30页 |
| ·论文的主要研究内容和贡献 | 第30-31页 |
| ·论文的组织结构 | 第31-33页 |
| 第2章 国际主流嵌入式CPU系列 | 第33-52页 |
| ·美国MIPS公司的嵌入式CPU | 第33-36页 |
| ·英国ARM公司的嵌入式CPU | 第36-39页 |
| ·美国ARC公司的可配置CPU | 第39-42页 |
| ·美国Tensilica公司的可重构嵌入式CPU | 第42-46页 |
| ·海内外的其他嵌入式CPU | 第46-48页 |
| ·嵌入式CPU的技术趋势总结 | 第48-52页 |
| 第3章 CKCORE嵌入式CPU设计 | 第52-79页 |
| ·CKCORE CPU简介 | 第52-54页 |
| ·CK500系列CPU的微结构设计 | 第54-63页 |
| ·CK500的硬核和性能 | 第63-69页 |
| ·CK600系列CPU设计 | 第69-73页 |
| ·CK600的硬核与性能 | 第73-77页 |
| ·本章小结 | 第77-79页 |
| 第4章 嵌入式CPU多媒体增强单元设计研究 | 第79-101页 |
| ·基于乘法分解的SIMD架构研究 | 第80-87页 |
| ·CKCORE多媒体增强单元设计研究 | 第87-98页 |
| ·性能对比 | 第98-100页 |
| ·本章小结 | 第100-101页 |
| 第5章 基于全综合的两级TLB关键技术研究 | 第101-117页 |
| ·基于全综合的分组匹配TLB访问机制研究 | 第102-108页 |
| ·高性能低功耗两级TLB访问机制设计研究 | 第108-112页 |
| ·基于牺牲uTLB的页面合并方法研究 | 第112-115页 |
| ·本章小结 | 第115-117页 |
| 第6章 面向嵌入式CPU设计的等价性验证方法 | 第117-130页 |
| ·ZDFV等价性验证系统 | 第117-119页 |
| ·基于门级电路等价性验证方法 | 第119-125页 |
| ·基于混合SAT的RTL级等价性验证 | 第125-127页 |
| ·面向等价性验证的RTL综合工具 | 第127-129页 |
| ·本章小结 | 第129-130页 |
| 第7章 基于CKCORE的SoC设计平台 | 第130-153页 |
| ·SoC平台的组成和特性 | 第130-132页 |
| ·基于CKCORE的CKSoC平台 | 第132-148页 |
| ·面向无线音频应用的SoC芯片实例 | 第148-152页 |
| ·本章小结 | 第152-153页 |
| 第8章 总结与展望 | 第153-157页 |
| ·论文研究工作总结 | 第153-155页 |
| ·今后的工作展望与思考 | 第155-157页 |
| 参考文献 | 第157-168页 |
| 攻读学位期间取得的科研成果 | 第168-170页 |
