对SDH中TCM功能的研究与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第1章 引言 | 第9-13页 |
| ·TCM的应用背景 | 第9-10页 |
| ·国内外研究进展总结 | 第10页 |
| ·论文研究的目的及意义 | 第10-11页 |
| ·论文研究的主要内容及实用性 | 第11-13页 |
| 第2章 SDH帧结构和开销概述及TCM基础理论 | 第13-24页 |
| ·SDH帧结构和开销概述 | 第13-15页 |
| ·STM-1和VC-4结构 | 第15-16页 |
| ·N1开销字节介绍 | 第16-24页 |
| ·G.707附录C方案介绍 | 第17-21页 |
| ·G.707附录D方案介绍 | 第21-24页 |
| 第3章 TCM功能模块总体设计 | 第24-33页 |
| ·FPGA自顶向下设计流程简述 | 第24-27页 |
| ·TCM功能模块系统描述 | 第27-30页 |
| ·TCM模块设计总介 | 第27-28页 |
| ·TCM源端功能设计 | 第28-29页 |
| ·TCM宿端功能设计 | 第29-30页 |
| ·仿真策略设计 | 第30-31页 |
| ·用户层 | 第30-31页 |
| ·配置管理层 | 第31页 |
| ·总线功能模型 | 第31页 |
| ·待测设计 | 第31页 |
| ·FPGA选型 | 第31-33页 |
| 第4章 TCM功能模块详细设计 | 第33-49页 |
| ·接口描述 | 第33-36页 |
| ·接口信号描述 | 第33-35页 |
| ·CPU读写时序图 | 第35-36页 |
| ·近端高阶复用器时序图 | 第36页 |
| ·远端高阶复用器时序图 | 第36页 |
| ·时钟模块设计 | 第36-38页 |
| ·时钟设计方案 | 第36-37页 |
| ·时序约束分析 | 第37-38页 |
| ·TCM源端模块设计 | 第38-45页 |
| ·TCM源端详细设计 | 第38-41页 |
| ·BIP-8模块电路设计 | 第41-42页 |
| ·CRC-7模块电路设计 | 第42-44页 |
| ·B3补偿模块设计 | 第44-45页 |
| ·TCM宿端模块设计 | 第45-49页 |
| ·TCM宿端详细设计 | 第45-47页 |
| ·算法模块设计 | 第47页 |
| ·告警产生模块设计 | 第47-49页 |
| 第5章 系统验证 | 第49-60页 |
| ·仿真系统设计 | 第49-53页 |
| ·SystemC和Verilog HDL联合仿真 | 第50页 |
| ·激励设计 | 第50-51页 |
| ·BFM设计 | 第51-52页 |
| ·时钟设计 | 第52页 |
| ·脚本设计 | 第52-53页 |
| ·仿真报告 | 第53-60页 |
| ·源端VC-4帧输入 | 第54-55页 |
| ·源端VC-4帧输出 | 第55页 |
| ·宿端VC-4帧输入 | 第55页 |
| ·宿端VC-4帧输出 | 第55-56页 |
| ·BIP-8检测 | 第56页 |
| ·B3补偿 | 第56-57页 |
| ·B7B8定帧信号 | 第57页 |
| ·B7B8 TC API | 第57-58页 |
| ·宿端OEI/RDI告警 | 第58页 |
| ·宿端IEC检测 | 第58-60页 |
| 第6章 总结与展望 | 第60-62页 |
| 参考文献 | 第62-64页 |
| 致谢 | 第64-66页 |
| 附录1 攻读硕士学位期间发表的论文 | 第66-67页 |
| 附录2 主要英文缩写语对照表 | 第67页 |
