逻辑电路软错误可靠性评估方法研究
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第1章 绪论 | 第15-26页 |
| 1.1 集成电路发展概述 | 第15-17页 |
| 1.2 逻辑电路中的软错误 | 第17-22页 |
| 1.3 逻辑电路可靠性评估面临的挑战 | 第22-23页 |
| 1.4 本文的主要工作及组织结构 | 第23-26页 |
| 1.4.1 论文的主要工作 | 第23-24页 |
| 1.4.2 本文的组织结构 | 第24-26页 |
| 第2章 逻辑电路可靠性理论及评估方法 | 第26-45页 |
| 2.1 逻辑电路可靠性 | 第26-30页 |
| 2.1.1 电路可靠性介绍 | 第26-27页 |
| 2.1.2 不同层面可靠性评估 | 第27-30页 |
| 2.2 评估方法国内外研究现状 | 第30-43页 |
| 2.2.1 组合电路可靠性评估 | 第30-39页 |
| 2.2.2 时序电路可靠性评估 | 第39-43页 |
| 2.3 小结 | 第43-45页 |
| 第3章 基于信号概率的组合电路可靠性评估 | 第45-54页 |
| 3.1 信号概率分析 | 第45-46页 |
| 3.2 组合电路可靠度计算 | 第46-49页 |
| 3.3 与PTM方法的比较 | 第49-50页 |
| 3.4 实验结果及分析 | 第50-53页 |
| 3.5 小结 | 第53-54页 |
| 第4章 考虑信号相关性影响的评估方法 | 第54-66页 |
| 4.1 信号相关性影响分析 | 第54-55页 |
| 4.2 精确计算信号概率的方法 | 第55-60页 |
| 4.2.1 单扇出重汇聚结构信号概率计算 | 第55-56页 |
| 4.2.2 多扇出重汇聚结构信号概率计算 | 第56-59页 |
| 4.2.3 任意节点信号概率计算 | 第59-60页 |
| 4.3 考虑信号相关性的电路可靠度计算 | 第60-61页 |
| 4.4 实验结果及分析 | 第61-65页 |
| 4.4.1 异或门实验 | 第61-62页 |
| 4.4.2 C17电路实验 | 第62-63页 |
| 4.4.3 组合电路可靠度实验 | 第63-65页 |
| 4.5 小结 | 第65-66页 |
| 第5章 基于伯努利分布的可靠度上下限值计算 | 第66-75页 |
| 5.1 电路可靠度描述 | 第66-67页 |
| 5.1.1 组合电路可靠度描述 | 第66-67页 |
| 5.1.2 扫描结构时序电路可靠度描述 | 第67页 |
| 5.2 概率模型介绍 | 第67-69页 |
| 5.3 基于概率模型的电路可靠性分析 | 第69页 |
| 5.4 实验结果及分析 | 第69-74页 |
| 5.4.1 组合电路实验及分析 | 第69-72页 |
| 5.4.2 扫描结构时序电路实验 | 第72-73页 |
| 5.4.3 时空开销比较 | 第73-74页 |
| 5.5 小结 | 第74-75页 |
| 第6章 时序电路软错误可靠性评估 | 第75-89页 |
| 6.1 差错传播概率矩阵及其并积运算 | 第76-78页 |
| 6.1.1 时序电路差错传播 | 第76页 |
| 6.1.2 差错传播概率矩阵 | 第76-77页 |
| 6.1.3 矩阵的并积运算 | 第77-78页 |
| 6.2 时序电路组成单元的差错分析 | 第78-80页 |
| 6.2.1 逻辑门的差错分析 | 第78-79页 |
| 6.2.2 触发器的差错分析 | 第79-80页 |
| 6.3 时序电路可靠度计算 | 第80-83页 |
| 6.4 实验结果及分析 | 第83-87页 |
| 6.4.1 时序电路EPP计算方法比较 | 第83-84页 |
| 6.4.2 时序电路可靠度结果 | 第84-86页 |
| 6.4.3 时序电路可靠度评估方法比较 | 第86-87页 |
| 6.5 小结 | 第87-89页 |
| 第7章 时序电路逻辑单元软错误敏感性分析 | 第89-94页 |
| 7.1 逻辑单元多时钟周期敏感性分析 | 第89-90页 |
| 7.2 实验结果及分析 | 第90-93页 |
| 7.3 小结 | 第93-94页 |
| 结论与展望 | 第94-97页 |
| 参考文献 | 第97-108页 |
| 致谢 | 第108-109页 |
| 附录A 攻读博士学位期间发表的论文目录 | 第109-111页 |
| 附录B 攻读学位期间主持和参与的科研课题 | 第111页 |
