基于FPGA的数字化多道脉冲幅度分析器设计与实现
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 1 引言 | 第8-12页 |
| 1.1 选题背景与意义 | 第8-9页 |
| 1.2 国内外现状 | 第9-10页 |
| 1.3 主要研究内容 | 第10-11页 |
| 1.4 章节安排 | 第11-12页 |
| 2 理论分析 | 第12-22页 |
| 2.1 数字多道原理 | 第12页 |
| 2.2 核信号分析 | 第12-13页 |
| 2.3 滤波成形算法分析 | 第13-22页 |
| 2.3.1 三种滤波成形法性能比较 | 第14-16页 |
| 2.3.2 S-K 滤波电路分析 | 第16-17页 |
| 2.3.3 S-K滤波电路的数字算法 | 第17-18页 |
| 2.3.4 数字高斯成形算法仿真分析 | 第18-19页 |
| 2.3.5 数字高斯成形算法的FPGA实现 | 第19-22页 |
| 3 系统总体方案 | 第22-28页 |
| 3.1 总体方案说明 | 第22页 |
| 3.2 探头模块 | 第22-23页 |
| 3.2.1 探测器选择方案 | 第22页 |
| 3.2.2 探头结构 | 第22-23页 |
| 3.3 信号处理模块 | 第23-26页 |
| 3.3.1 A/D的选择 | 第24页 |
| 3.3.2 信号处理芯片的选择 | 第24-25页 |
| 3.3.3 通信接.的选择 | 第25-26页 |
| 3.4 上位机软件部分 | 第26页 |
| 3.5 系统的目标参数 | 第26-28页 |
| 4 数字多道板硬件设计 | 第28-34页 |
| 4.1 信号调理电路 | 第28-29页 |
| 4.2 A/D转换电路 | 第29-31页 |
| 4.2.1 AD9235简介 | 第29-30页 |
| 4.2.2 AD9235相关电路 | 第30-31页 |
| 4.3 FPGA外围电路 | 第31-32页 |
| 4.4 RS485通信电路 | 第32-33页 |
| 4.5 电源电路 | 第33-34页 |
| 5 FPGA内核设计 | 第34-50页 |
| 5.1 时钟分频模块 | 第34-35页 |
| 5.2 串口模块 | 第35-38页 |
| 5.2.1 串口接收模块 | 第35-36页 |
| 5.2.2 串口发送模块 | 第36-38页 |
| 5.3 采样控制模块 | 第38页 |
| 5.4 高斯成形模块实现 | 第38-41页 |
| 5.5 幅值提取模块 | 第41-44页 |
| 5.5.1 系统定时功能 | 第41页 |
| 5.5.2 幅值提取功能 | 第41-44页 |
| 5.6 RAM模块 | 第44-45页 |
| 5.7 谱线生成模块 | 第45-47页 |
| 5.8 主控制模块 | 第47-50页 |
| 6 上位机软件设计 | 第50-66页 |
| 6.1 能谱分析软件 | 第50-59页 |
| 6.1.1 与下位机（FPGA）的串.通信设计 | 第51-53页 |
| 6.1.2 谱线显示 | 第53页 |
| 6.1.3 清除和刷新功能 | 第53-54页 |
| 6.1.4 放大和缩小功能 | 第54-55页 |
| 6.1.5 游标的设计 | 第55-57页 |
| 6.1.6 打开和存储谱线功能 | 第57-58页 |
| 6.1.7 数据分析功能 | 第58-59页 |
| 6.1.8 窗体初始化设计 | 第59页 |
| 6.2 波形分析软件 | 第59-63页 |
| 6.2.1 高斯成形功能 | 第61-62页 |
| 6.2.2 其他与能谱分析软件区别的地方 | 第62-63页 |
| 6.3 SD码计算软件 | 第63-66页 |
| 6.3.1 计算参数K对应的系数 | 第64页 |
| 6.3.2 SD码的计算 | 第64-66页 |
| 7 系统性能测试 | 第66-72页 |
| 7.1 能量分辨率 | 第66-69页 |
| 7.1.1 不同的采样频率对能量分辨率的影响 | 第66-68页 |
| 7.1.2 数字高斯成形算法对能量分辨率的影响 | 第68-69页 |
| 7.2 能量线性 | 第69-70页 |
| 7.3 谱峰稳定性 | 第70-72页 |
| 总结与展望 | 第72-74页 |
| 致谢 | 第74-76页 |
| 参考文献 | 第76-80页 |
| 附录 | 第80-82页 |
| 附录A 系统硬件 | 第80-81页 |
| 附录B FPGA相关 | 第81-82页 |
| 附录C 实测的核脉冲信号 | 第82页 |
