基于FPGA的中频数字信号处理
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 自适应滤波技术发展与应用 | 第11-13页 |
| 1.3 论文的研究内容及规划 | 第13-16页 |
| 第2章 自适应滤波原理及其性能仿真 | 第16-28页 |
| 2.1 LMS自适应滤波算法的原理 | 第16-20页 |
| 2.2 自适应LMS算法MATLAB平台仿真 | 第20-21页 |
| 2.3 自适应滤波器参数分析 | 第21-27页 |
| 2.3.1 滤波器阶数对于自适应滤波性能影响 | 第22-24页 |
| 2.3.2 迭代步长对于自适应滤波性能影响 | 第24-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第3章 基于FPGA数字下变频的设计与实现 | 第28-48页 |
| 3.1 平台相关介绍 | 第28-30页 |
| 3.1.1 FPGA芯片选择 | 第28-29页 |
| 3.1.2 开发环境与工具的选择 | 第29页 |
| 3.1.3 编程语言选择 | 第29-30页 |
| 3.2 数字下变频结构研究与设计 | 第30页 |
| 3.3 数字下变频系统构成 | 第30-31页 |
| 3.4 NCO模块设计 | 第31-36页 |
| 3.4.1 DDS算法实现原理 | 第31-32页 |
| 3.4.2 CORDIC算法原理 | 第32-34页 |
| 3.4.3 NCO的FPGA实现 | 第34-35页 |
| 3.4.4 两种NCO结果对比 | 第35-36页 |
| 3.5 CIC抽取模块设计 | 第36-39页 |
| 3.5.1 多级CIC抽取滤波器 | 第36-38页 |
| 3.5.2 多级CIC滤波器设计与仿真 | 第38-39页 |
| 3.6 半带滤波模块设计 | 第39-42页 |
| 3.6.1 半带滤波器原理 | 第39-40页 |
| 3.6.2 多级半带滤波器参数设计 | 第40-41页 |
| 3.6.3 HB滤波器仿真 | 第41-42页 |
| 3.7 FIR滤波器 | 第42-44页 |
| 3.8 数字下变频整体仿真 | 第44-47页 |
| 3.9 本章小结 | 第47-48页 |
| 第4章 中频接收机方案及自适应滤波器设计 | 第48-64页 |
| 4.1 系统方案介绍 | 第48-49页 |
| 4.2 单端转差分信号输入设计 | 第49-50页 |
| 4.3 时钟提供芯片AD9517_3 | 第50-56页 |
| 4.3.1 AD9517_3性能 | 第50-51页 |
| 4.3.2 AD9517_3设置及操作 | 第51-53页 |
| 4.3.3 AD9517_3时序控制 | 第53-56页 |
| 4.4 数模转换芯片ADC16V130 | 第56-58页 |
| 4.4.1 ADC16V130性能及参数 | 第56-57页 |
| 4.4.2 ADC16V130时序分析 | 第57-58页 |
| 4.5 自适应滤波算法的FPGA设计 | 第58-63页 |
| 4.5.1 LMS算法流程构建与设计 | 第58-59页 |
| 4.5.2 总控制模块 | 第59-60页 |
| 4.5.3 滤波器模块与系数更新模块 | 第60-61页 |
| 4.5.4 延迟补偿模块 | 第61-62页 |
| 4.5.5 自适应滤波算法仿真 | 第62-63页 |
| 4.6 本章总结 | 第63-64页 |
| 第5章 系统测试 | 第64-72页 |
| 5.1 测试设备介绍 | 第64-65页 |
| 5.2 硬件平台测试 | 第65-67页 |
| 5.2.1 AD9517_3输出测试 | 第65-66页 |
| 5.2.2 ADC16V130输出测试 | 第66-67页 |
| 5.3 数字下变频及自适应滤波测试 | 第67-71页 |
| 5.3.1 数字下变频模块测试 | 第67-68页 |
| 5.3.2 自适应滤波测试 | 第68-71页 |
| 5.4 本章小结 | 第71-72页 |
| 第6章 总结 | 第72-74页 |
| 6.1 总结 | 第72-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-78页 |
| 作者简介 | 第78页 |
