雷达信号源设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景及意义 | 第7-8页 |
| ·雷达信号源的发展及现状 | 第8-9页 |
| ·论文内容安排 | 第9-11页 |
| 第二章 频率合成与现场可编程技术 | 第11-27页 |
| ·非相干频率合成技术 | 第11-12页 |
| ·相干直接频率合成技术 | 第12-14页 |
| ·相干间接频率合成技术 | 第14-17页 |
| ·鉴相器 | 第14-15页 |
| ·压控振荡器 | 第15-16页 |
| ·环路滤波器 | 第16-17页 |
| ·直接数字频率合成(DDS)技术 | 第17-21页 |
| ·相位累加器 | 第19页 |
| ·ROM查值表 | 第19-20页 |
| ·D/A转换器与低通滤波器(LPF) | 第20-21页 |
| ·现场可编程技术 | 第21-25页 |
| ·现场可编程技术概述 | 第21-22页 |
| ·FPGA基本结构 | 第22-23页 |
| ·VerilogHDL硬件描述语言 | 第23-24页 |
| ·FPGA设计流程 | 第24-25页 |
| ·本章小节 | 第25-27页 |
| 第三章 系统方案及硬件设计 | 第27-39页 |
| ·系统方案 | 第27页 |
| ·相关理论 | 第27-30页 |
| ·线性调频信号(LFM) | 第27-29页 |
| ·D/A的分类及指标 | 第29-30页 |
| ·芯片选择 | 第30-34页 |
| ·FPGA芯片选择 | 第30页 |
| ·D/A芯片选择 | 第30-33页 |
| ·USB芯片选择 | 第33-34页 |
| ·板卡设计 | 第34-38页 |
| ·板卡布局及特点 | 第34-35页 |
| ·板卡电源设计 | 第35-38页 |
| ·本章小节 | 第38-39页 |
| 第四章 雷达信号源程序设计 | 第39-57页 |
| ·D/A数模转换器的配置 | 第39-41页 |
| ·DDS模块设计 | 第41-44页 |
| ·正弦查值表设计 | 第41-43页 |
| ·相位累加器设计 | 第43-44页 |
| ·DDS模块优化 | 第44-47页 |
| ·ROM数据压缩 | 第44-46页 |
| ·相位累加器优化 | 第46-47页 |
| ·LFM频率累加器的设计 | 第47-50页 |
| ·高速DDS模块设计思想 | 第50-54页 |
| ·LVDS模块应用 | 第50-51页 |
| ·乒乓工作模式 | 第51-54页 |
| ·测试结果 | 第54-55页 |
| ·本章小节 | 第55-57页 |
| 第五章 工作总结与展望 | 第57-59页 |
| ·工作总结 | 第57页 |
| ·课题展望 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 作者在读期间的研究成果 | 第63-64页 |
