时间触发以太网关键技术研究与核心模块设计
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第14-24页 |
| 1.1 课题研究背景及意义 | 第14-15页 |
| 1.2 研究现状 | 第15-21页 |
| 1.2.1 实时以太网发展现状 | 第15-17页 |
| 1.2.2 时间触发以太网发展现状 | 第17-19页 |
| 1.2.3 时间调度算法研究现状 | 第19-20页 |
| 1.2.4 同步技术研究现状 | 第20-21页 |
| 1.3 研究内容 | 第21-22页 |
| 1.4 本文组织结构 | 第22-24页 |
| 第2章 TTE数据控制机理分析与仿真 | 第24-38页 |
| 2.1 TTE数据控制机制分析 | 第24-26页 |
| 2.2 OMNeT++仿真平台介绍 | 第26-27页 |
| 2.3 TTE网络案例描述 | 第27-28页 |
| 2.4 OMNeT++模型搭建 | 第28-34页 |
| 2.4.1 时钟模型 | 第28-29页 |
| 2.4.2 交换机模型 | 第29-31页 |
| 2.4.3 端节点模型 | 第31页 |
| 2.4.4 数据传输机制实现 | 第31-33页 |
| 2.4.5 时间调度表模型 | 第33-34页 |
| 2.4.6 BE数据流模型 | 第34页 |
| 2.4.7 物理链路模型 | 第34页 |
| 2.5 仿真结果分析 | 第34-37页 |
| 2.6 本章小结 | 第37-38页 |
| 第3章 基于SA-PSO的TTE静态调度算法设计 | 第38-52页 |
| 3.1 问题描述及建模 | 第38-40页 |
| 3.2 调度约束条件 | 第40-42页 |
| 3.3 调度表生成算法研究 | 第42-47页 |
| 3.3.1 SA-PSO算法 | 第42-43页 |
| 3.3.2 初始种群生成算法优化 | 第43-44页 |
| 3.3.3 适应度函数定义 | 第44-45页 |
| 3.3.4 速度与位置更新算法分析 | 第45-47页 |
| 3.4 仿真及结果分析 | 第47-51页 |
| 3.5 本章小结 | 第51-52页 |
| 第4章 AS6802时钟同步算法设计与实现 | 第52-68页 |
| 4.1 AS6802时钟同步技术分析 | 第52-63页 |
| 4.1.1 基本概念 | 第52-54页 |
| 4.1.2 同步流程 | 第54-56页 |
| 4.1.3 时序保持算法 | 第56-57页 |
| 4.1.4 集中算法 | 第57-61页 |
| 4.1.5 时钟校准算法 | 第61-62页 |
| 4.1.6 集群检测 | 第62页 |
| 4.1.7 多集群同步机制 | 第62-63页 |
| 4.2 基于FPGA的AS6802同步机制实现 | 第63-67页 |
| 4.2.1 CM节点设计 | 第63-64页 |
| 4.2.2 同步模块设计 | 第64-65页 |
| 4.2.3 本地时钟模块设计 | 第65页 |
| 4.2.4 寄存器及收发模块设计 | 第65页 |
| 4.2.5 SM/SC节点设计 | 第65-66页 |
| 4.2.6 多集群同步功能设计 | 第66-67页 |
| 4.3 本章小结 | 第67-68页 |
| 第5章 基于FPGA的时钟同步技术仿真验证 | 第68-85页 |
| 5.1 网络模型搭建 | 第68-69页 |
| 5.2 同步功能测试 | 第69-75页 |
| 5.2.1 透明时钟测量验证 | 第69-71页 |
| 5.2.2 时钟相位偏差 | 第71-73页 |
| 5.2.3 时钟频率漂移 | 第73-75页 |
| 5.3 容错性验证 | 第75-79页 |
| 5.4 板级验证方案设计及搭建 | 第79-84页 |
| 5.4.1 标准以太网通信接口功能测试 | 第80-84页 |
| 5.5 本章小结 | 第84-85页 |
| 第6章 总结与展望 | 第85-87页 |
| 6.1 总结 | 第85页 |
| 6.2 展望 | 第85-87页 |
| 参考文献 | 第87-92页 |
| 作者简历 | 第92页 |
