3G接收机用ADC中的MDAC模块研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·研究意义 | 第9页 |
| ·国内外研究动态 | 第9-11页 |
| ·论文的主要内容 | 第11-13页 |
| 第二章 流水线ADC 的基本原理分析 | 第13-24页 |
| ·流水线ADC 的基本原理 | 第13-14页 |
| ·ADC 的性能限制 | 第14-16页 |
| ·分辨率 | 第14页 |
| ·量化误差 | 第14-15页 |
| ·信噪比 | 第15页 |
| ·微分非线性DNL 与积分非线性INL | 第15-16页 |
| ·无失真动态范围SFDR | 第16页 |
| ·MDAC 模块的工作原理 | 第16-19页 |
| ·冗余位校正技术 | 第19-22页 |
| ·1.5 位级的分辨率 | 第19-20页 |
| ·输出码转换和校正算法 | 第20-22页 |
| ·CFCS 技术在MDAC 中的应用 | 第22-24页 |
| 第三章 采用CFCS 技术的MDAC 电路实现 | 第24-40页 |
| ·3G 接收机用ADC 的系统构架 | 第24-25页 |
| ·级间精度的分配 | 第24-25页 |
| ·电容逐级递缩技术 | 第25页 |
| ·采用CFCS 技术的MDAC 系统结构 | 第25-27页 |
| ·电容阵列编码电路的逻辑设计 | 第27-32页 |
| ·1.5 位级编码电路的设计 | 第27-28页 |
| ·3.5 位级编码电路的设计 | 第28-32页 |
| ·电容阵列编码控制电路的实现 | 第32-40页 |
| ·CMOS 反相器的特性 | 第32-35页 |
| ·CMOS 与非门及或非门的设计 | 第35-36页 |
| ·电容阵列的整体控制电路 | 第36-40页 |
| 第四章 余量放大器的设计 | 第40-58页 |
| ·运放性能指标的确定 | 第40-41页 |
| ·高增益运放的结构 | 第41-46页 |
| ·三级运算放大器 | 第41-43页 |
| ·斩波稳零放大器 | 第43-46页 |
| ·折叠式增益提升运放 | 第46-52页 |
| ·折叠式增益提升运放的结构 | 第46-47页 |
| ·增益提升技术的原理 | 第47页 |
| ·折叠式增益提升运放的稳定性分析 | 第47-52页 |
| ·共模反馈电路 | 第52-55页 |
| ·共模反馈的原理 | 第52-53页 |
| ·共模反馈的分类 | 第53页 |
| ·开关电容共模反馈 | 第53-54页 |
| ·连续时间共模反馈 | 第54-55页 |
| ·偏置电路 | 第55-58页 |
| 第五章 仿真验证与分析 | 第58-69页 |
| ·电容阵列控制电路仿真 | 第58-63页 |
| ·3.5 位级MDAC 的电容阵列控制电路仿真 | 第58-62页 |
| ·1.5 位级MDAC 的电容阵列控制电路仿真 | 第62-63页 |
| ·运放的频域特性仿真 | 第63-65页 |
| ·总体系统仿真 | 第65-69页 |
| 第六章 结论 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 攻硕期间取得的研究成果 | 第74-75页 |
