一种DSP数据通路的设计实现
| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 课题意义及来源 | 第11-12页 |
| 1.2 DSP 的发展及特点 | 第12-14页 |
| 1.3 DSP 运算通路的研究与发展 | 第14-15页 |
| 1.4 论文安排 | 第15-17页 |
| 第二章 DSP 数据通路 | 第17-26页 |
| 2.1 RDSP 处理器结构 | 第17-20页 |
| 2.2 RDSP 的中央处理单元（CPU） | 第20-23页 |
| 2.3 指令分析 | 第23-24页 |
| 2.4 RDSP 数据通路 | 第24-25页 |
| 2.5 本章小结 | 第25-26页 |
| 第三章 移位器设计 | 第26-35页 |
| 3.1 移位器的功能 | 第26-27页 |
| 3.2 桶形移位器的实现 | 第27-29页 |
| 3.3 移位器的设计实现 | 第29-34页 |
| 3.3.1 传统双向移位器结构 | 第29-30页 |
| 3.3.2 新的级间互联方案 | 第30-32页 |
| 3.3.3 改进2-1 选择器 | 第32-34页 |
| 3.4 性能分析 | 第34页 |
| 3.5 本章小结 | 第34-35页 |
| 第四章 ALU 设计 | 第35-53页 |
| 4.1 ALU 功能 | 第35-37页 |
| 4.2 常见加法器的讨论 | 第37-41页 |
| 4.3 40 位定点加法器的设计 | 第41-49页 |
| 4.3.1 分组长度确定 | 第42-44页 |
| 4.3.2 双16 位模式 | 第44-46页 |
| 4.3.3 组内进位链优化 | 第46-47页 |
| 4.3.4 超前进位链优化 | 第47-49页 |
| 4.4 ALU 实现 | 第49-52页 |
| 4.4.1 传统的ALU 设计 | 第49-51页 |
| 4.4.2 优化的ALU 结构 | 第51-52页 |
| 4.5 本章小结 | 第52-53页 |
| 第五章 乘法器设计 | 第53-71页 |
| 5.1 乘法器的功能 | 第53-55页 |
| 5.2 乘法器基本算法 | 第55-58页 |
| 5.3 乘法器的设计 | 第58-70页 |
| 5.3.1 乘法器的结构 | 第59-60页 |
| 5.3.2 改进的Booth 算法和部分积产生 | 第60-62页 |
| 5.3.3 Wallace tree 压缩 | 第62-64页 |
| 5.3.4 对符号扩展的处理 | 第64-70页 |
| 5.4 本章小结 | 第70-71页 |
| 第六章 功能验证 | 第71-79页 |
| 6.1 验证方法 | 第71-74页 |
| 6.1.1 动态验证 | 第71-72页 |
| 6.1.2 仿真工具 | 第72-73页 |
| 6.1.3 混合仿真平台搭建 | 第73-74页 |
| 6.2 功能部件的验证 | 第74-78页 |
| 6.2.1 功能验证 | 第75-76页 |
| 6.2.2 应用程序验证 | 第76-78页 |
| 6.3 验证结果 | 第78-79页 |
| 第七章 总结与展望 | 第79-81页 |
| 7.1 本文的总结 | 第79-80页 |
| 7.2 进一步工作的展望 | 第80-81页 |
| 参考文献 | 第81-84页 |
| 致谢 | 第84-85页 |
| 攻读硕士学位期间已发表或录用的论文 | 第85-87页 |
