单脉冲扩频角跟踪系统研究与FPGA设计实现
| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 1 绪论 | 第9-15页 |
| 1.1 研究的背景及意义 | 第9-10页 |
| 1.2 雷达跟踪测角技术的发展现状 | 第10-12页 |
| 1.3 单脉冲扩频角跟踪技术主要优缺点 | 第12页 |
| 1.4 本文的组织安排和主要工作 | 第12-15页 |
| 2 扩频信号跟踪测角技术原理 | 第15-27页 |
| 2.1 单脉冲天线测角基本原理 | 第15-18页 |
| 2.1.1 天线系统的理论基础 | 第15-16页 |
| 2.1.2 角误差信号的测量 | 第16-17页 |
| 2.1.3 单脉冲跟踪测角系统模型建立 | 第17-18页 |
| 2.2 扩频通信技术 | 第18-20页 |
| 2.2.1 扩频通信原理简介 | 第18-19页 |
| 2.2.2 直扩系统的结构 | 第19-20页 |
| 2.3 扩频信号跟踪测角的理论基础 | 第20-23页 |
| 2.3.1 单通道单脉冲扩频角跟踪技术 | 第20-21页 |
| 2.3.2 双通道单脉冲扩频角跟踪技术 | 第21-23页 |
| 2.4 信噪比估计的理论基础 | 第23-26页 |
| 2.4.1 信噪比定义与原理 | 第23-25页 |
| 2.4.2 比特信噪比和符号信噪比 | 第25页 |
| 2.4.3 信噪比估计性能评价标准 | 第25-26页 |
| 2.5 本章小结 | 第26-27页 |
| 3 单脉冲扩频角跟踪系统设计与仿真 | 第27-61页 |
| 3.1 系统总体方案概述 | 第27-29页 |
| 3.1.1 系统主要技术参数 | 第27-28页 |
| 3.1.2 系统整体设计方案 | 第28-29页 |
| 3.2 AGC 控制方案设计 | 第29-33页 |
| 3.2.1 快速 AGC 调整环路设计 | 第29-32页 |
| 3.2.2 基于 FPGA 的对数求解原理 | 第32-33页 |
| 3.3 可变速率伪码同步方案设计 | 第33-42页 |
| 3.3.1 可变速率伪码时钟设计 | 第33-35页 |
| 3.3.2 基于 FFT 的伪码并行捕获算法 | 第35-39页 |
| 3.3.3 数字匹配滤波捕获算法 | 第39-41页 |
| 3.3.4 伪码同步跟踪方案 | 第41-42页 |
| 3.4 载波同步方案设计 | 第42-45页 |
| 3.4.1 载波频偏和相位误差对解调影响 | 第42-43页 |
| 3.4.2 载波同步跟踪设计 | 第43-45页 |
| 3.5 信噪比估计研究 | 第45-58页 |
| 3.5.1 时域信噪比估计算法 | 第46-50页 |
| 3.5.2 频域信噪比估计算法 | 第50-53页 |
| 3.5.3 扩频系统的信噪比估计方案 | 第53-58页 |
| 3.6 角误差信号的解调 | 第58-60页 |
| 3.6.1 解调方案设计 | 第58-59页 |
| 3.6.2 信号能量干扰消除技术 | 第59-60页 |
| 3.7 本章小结 | 第60-61页 |
| 4 单脉冲扩频角跟踪系统的 FPGA 实现 | 第61-87页 |
| 4.1 系统开发平台介绍 | 第61-63页 |
| 4.1.1 硬件平台介绍 | 第61-62页 |
| 4.1.2 软件平台介绍 | 第62-63页 |
| 4.2 数字下变频电路实现 | 第63-65页 |
| 4.3 快速 AGC 电路设计 | 第65-66页 |
| 4.4 中频信号伪码解扩实现 | 第66-72页 |
| 4.4.1 伪码捕获电路设计 | 第66-70页 |
| 4.4.2 伪码跟踪同步设计 | 第70-72页 |
| 4.5 载波同步电路设计 | 第72-75页 |
| 4.5.1 载波频偏捕获电路 | 第72-74页 |
| 4.5.2 载波相位跟踪电路 | 第74-75页 |
| 4.6 信噪比估计 | 第75-79页 |
| 4.7 角误差信息解调实现 | 第79-82页 |
| 4.8 硬件平台实物与 PC 机测试 | 第82-86页 |
| 4.9 本章小结 | 第86-87页 |
| 5 总结与展望 | 第87-89页 |
| 5.1 论文总结 | 第87-88页 |
| 5.2 后续研究工作展望 | 第88-89页 |
| 致谢 | 第89-91页 |
| 参考文献 | 第91-95页 |
| 附录 | 第95页 |
| A 作者在攻读学位期间发表的论文与专利目录 | 第95页 |
| B 作者在攻读学位期间取得的科研成果目录 | 第95页 |
