| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-24页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 基于SRAM型FPGA航天故障加固方法研究现状 | 第11-22页 |
| 1.2.1 故障类型分析 | 第11-12页 |
| 1.2.2 TMR三模冗余技术 | 第12-18页 |
| 1.2.3 EDAC纠错检错编解码技术 | 第18-21页 |
| 1.2.4 混合技术 | 第21-22页 |
| 1.3 存在问题与主要研究内容 | 第22页 |
| 1.4 本文主要结构 | 第22-24页 |
| 第二章 基于5Bits异或网式拓扑编解码加固原理 | 第24-35页 |
| 2.1 简介 | 第24页 |
| 2.2 5Bits-XMEDAC编码原理 | 第24-27页 |
| 2.3 5Bits-XMEDAC错误检测原理 | 第27-28页 |
| 2.4 5Bits-XMEDAC纠错原理 | 第28-34页 |
| 2.4.1 1Bit纠错原理 | 第29-30页 |
| 2.4.2 2Bits纠错原理 | 第30-34页 |
| 2.5 本章小结 | 第34-35页 |
| 第三章 基于5Bits异或网式拓扑编解码加固方法实现 | 第35-54页 |
| 3.1 简介 | 第35页 |
| 3.2 5Bits-XMEDAC基本电路 | 第35-41页 |
| 3.2.1 编码电路 | 第35-36页 |
| 3.2.2 错误检测电路 | 第36-38页 |
| 3.2.3 1Bit XMEDAC电路 | 第38-39页 |
| 3.2.4 1Bit & 2Bits XMEDAC电路 | 第39-41页 |
| 3.3 理论对比分析 | 第41-46页 |
| 3.3.1 TMR加固方法研究 | 第41-42页 |
| 3.3.2 Hamming (7,4)EDAC加固方法研究 | 第42-45页 |
| 3.3.3 CRC (7,4) EDAC加固方法研究 | 第45-46页 |
| 3.4 仿真验证及对比分析 | 第46-53页 |
| 3.4.1 仿真验证 | 第46-47页 |
| 3.4.2 实验结果对比和分析 | 第47-53页 |
| 3.5 本章小结 | 第53-54页 |
| 第四章 基于5Bits-XMEDAC加固方法的应用与验证 | 第54-67页 |
| 4.1 基于5Bits-XMEDAC FIFO加固方案设计 | 第54-55页 |
| 4.2 基于5Bits-XMEDAC BRAM加固方案设计 | 第55-56页 |
| 4.3 实验设计 | 第56-62页 |
| 4.3.1 实验环境 | 第56-58页 |
| 4.3.2 FPGA验证平台的实际搭建 | 第58-61页 |
| 4.3.3 故障注入类型 | 第61-62页 |
| 4.4 实验结果与讨论 | 第62-66页 |
| 4.4.1 实验结果分析 | 第62-66页 |
| 4.5 本章小结 | 第66-67页 |
| 第五章 总结与展望 | 第67-69页 |
| 5.1 论文总结 | 第67页 |
| 5.2 工作展望 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 附录 | 第73-92页 |
| 致谢 | 第92-94页 |
| 攻读硕士学位期间发表的成果目录 | 第94页 |
