| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 SerDes通信系统 | 第8-9页 |
| 1.2 研究内容和国内外研究现状 | 第9页 |
| 1.3 设计指标 | 第9-10页 |
| 1.4 论文组织 | 第10-12页 |
| 第二章 时钟数据恢复电路的基本原理与结构 | 第12-26页 |
| 2.1 常见编码格式的数据特性 | 第13-15页 |
| 2.2 CDR电路的基本原理 | 第15-17页 |
| 2.3 CDR电路的结构 | 第17-24页 |
| 2.3.1 前馈相位型 | 第17-19页 |
| 2.3.2 反馈相位跟踪型CDR | 第19-23页 |
| 2.3.3 盲过采样型CDR | 第23-24页 |
| 2.4 本章小结 | 第24-26页 |
| 第三章 20Gb/s时钟数据恢复电路设计 | 第26-40页 |
| 3.1 CDR电路的结构选择 | 第26-30页 |
| 3.1.1 线性PD与Bang-bang型PD | 第26-29页 |
| 3.1.2 全速率Bang-bang CDR电路结构 | 第29-30页 |
| 3.2 Bang-bang型CDR的非理想效应 | 第30-33页 |
| 3.2.1 亚稳态采样 | 第31-32页 |
| 3.2.2 时钟数据抖动 | 第32-33页 |
| 3.2.3 亚稳态采样输出 | 第33页 |
| 3.3 20Gb/s全速率Bang-bang型CDR电路实现 | 第33-37页 |
| 3.3.1 全速率(full rate)Bang-bang型PD | 第33-36页 |
| 3.3.2 环路滤波器 | 第36页 |
| 3.3.3 20GHz VCO | 第36-37页 |
| 3.3.4 输出缓冲 | 第37页 |
| 3.4 CDR前仿真结果 | 第37-39页 |
| 3.5 本章小结 | 第39-40页 |
| 第四章 信道特性与均衡器的工作原理 | 第40-54页 |
| 4.1 信道特性 | 第41-47页 |
| 4.1.1 光纤信道 | 第41-44页 |
| 4.1.2 背板信道 | 第44-47页 |
| 4.2 补偿技术 | 第47-49页 |
| 4.2.1 色散补偿 | 第47-48页 |
| 4.2.2 发送端均衡与接收端均衡 | 第48-49页 |
| 4.3 接收端均衡器的常见结构 | 第49-52页 |
| 4.3.1 线性均衡器与非线性均衡器 | 第49-52页 |
| 4.3.2 模拟电路均衡器与数字电路均衡器 | 第52页 |
| 4.4 本章小结 | 第52-54页 |
| 第五章 20Gb/s高速前馈均衡器设计 | 第54-68页 |
| 5.1 信道建模 | 第54-57页 |
| 5.2 分数间隔前馈均衡器的结构 | 第57-59页 |
| 5.2.1 抽头数目 | 第57-58页 |
| 5.2.2 时间间隔 | 第58页 |
| 5.2.3 电路结构 | 第58-59页 |
| 5.3 分数间隔前馈均衡器的电路实现 | 第59-64页 |
| 5.3.1 延时单元设计 | 第59-63页 |
| 5.3.2 乘法器设计 | 第63-64页 |
| 5.3.3 输出缓冲设计 | 第64页 |
| 5.4 FFE前仿真结果 | 第64-66页 |
| 5.5 本章小结 | 第66-68页 |
| 第六章 版图设计后仿真以及测试方案 | 第68-80页 |
| 6.1 版图设计 | 第68-71页 |
| 6.1.1 版图设计的注意事项 | 第68-70页 |
| 6.1.2 CDR与FFE的版图设计 | 第70-71页 |
| 6.2 后仿真结果 | 第71-76页 |
| 6.2.1 CDR后仿真结果 | 第71-73页 |
| 6.2.2 FFE后仿真结果 | 第73-74页 |
| 6.2.3 FFE与CDR的级联仿真 | 第74-76页 |
| 6.3 测试方案 | 第76-78页 |
| 6.3.1 测试平台搭建 | 第76-77页 |
| 6.3.2 测试步骤 | 第77-78页 |
| 6.4 本章小结 | 第78-80页 |
| 第七章 总结与展望 | 第80-82页 |
| 致谢 | 第82-84页 |
| 参考文献 | 第84-88页 |
| 附件：攻读硕士学位期间发表的论文 | 第88页 |
