| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 主要符号对照表 | 第13-14页 |
| 第1章 引言 | 第14-26页 |
| 1.1 研究背景 | 第14-19页 |
| 1.1.1 传统路由器的角色和功能 | 第14-15页 |
| 1.1.2 现代路由器的发展趋势 | 第15-16页 |
| 1.1.3 国内外研究现状 | 第16-19页 |
| 1.2 主要研究内容和难点 | 第19-22页 |
| 1.2.1 主要研究内容 | 第19-21页 |
| 1.2.2 研究难点 | 第21-22页 |
| 1.3 主要研究成果和创新点 | 第22-25页 |
| 1.4 论文组织结构 | 第25-26页 |
| 第2章 相关工作综述 | 第26-39页 |
| 2.1 网络设备省电方法 | 第26-31页 |
| 2.1.1 基于非协作式休眠的路由器省电方法 | 第27-29页 |
| 2.1.2 基于协作式休眠的路由器省电方法 | 第29-31页 |
| 2.2 应用层协议识别系统 | 第31-34页 |
| 2.2.1 基于软件的系统 | 第31-32页 |
| 2.2.2 采用硬件加速的系统 | 第32-34页 |
| 2.3 高速流表设计 | 第34-39页 |
| 2.3.1 基于单一的存储介质的多哈希方法 | 第34-36页 |
| 2.3.2 基于片上片外两级存储介质的多哈希方法 | 第36-38页 |
| 2.3.3 本章小结 | 第38-39页 |
| 第3章 高速路由器的功耗测量和线卡启动过程分析 | 第39-53页 |
| 3.1 路由器体系结构简介 | 第39-42页 |
| 3.1.1 路由器的集中式转发模型和分布式转发模型 | 第39-41页 |
| 3.1.2 高性能路由器体系结构 | 第41-42页 |
| 3.2 被测路由器的型号和测量方法 | 第42-45页 |
| 3.3 路由器及其线卡的功耗剖析 | 第45-46页 |
| 3.4 路由器的省电效率 | 第46-49页 |
| 3.5 线卡的启动过程分析 | 第49-51页 |
| 3.6 节能路由器的设计思路 | 第51-52页 |
| 3.7 本章小结 | 第52-53页 |
| 第4章 支持快速启动的路由器线卡设计 | 第53-83页 |
| 4.1 路由表查找过程中的长尾分布现象 | 第53-55页 |
| 4.2 路由器线卡快速启动的设计思路 | 第55-59页 |
| 4.2.1 使嵌入式处理器始终处于工作状态 | 第55-56页 |
| 4.2.2 数据平面硬件快速初始化 | 第56-57页 |
| 4.2.3 优先下载活跃度高的路由表项 | 第57-58页 |
| 4.2.4 对现有的TCP协议和路由协议的影响 | 第58-59页 |
| 4.3 路由表项优先下载算法 | 第59-71页 |
| 4.3.1 问题描述 | 第59-60页 |
| 4.3.2 归约为生成拓扑排序全排列的问题 | 第60-62页 |
| 4.3.3 近似算法 | 第62-66页 |
| 4.3.4 精确算法 | 第66-71页 |
| 4.4 路由表项优先下载硬件实现 | 第71-74页 |
| 4.4.1 批处理下载路由表 | 第71页 |
| 4.4.2 采用缓存解决查找和更新的冲突 | 第71-73页 |
| 4.4.3 缓存一致性问题 | 第73-74页 |
| 4.5 性能评价 | 第74-81页 |
| 4.5.1 性能评价方法 | 第74-75页 |
| 4.5.2 路由表项优先下载算法的性能评价 | 第75-77页 |
| 4.5.3 基于缓存硬件结构的离散事件仿真 | 第77-79页 |
| 4.5.4 支持快速启动的线卡原型系统 | 第79-81页 |
| 4.6 本章小结 | 第81-83页 |
| 第5章 支持应用层协议识别的路由器线卡设计 | 第83-99页 |
| 5.1 骨干网流量特征 | 第83-84页 |
| 5.2 基于FPGA的应用层协议识别系统设计 | 第84-90页 |
| 5.2.1 基于两级存储的硬件结构 | 第85-86页 |
| 5.2.2 流表数据结构 | 第86-88页 |
| 5.2.3 流老化处理 | 第88页 |
| 5.2.4 流状态维护内部逻辑 | 第88-89页 |
| 5.2.5 设备无关抽象层 | 第89-90页 |
| 5.3 理论分析 | 第90-93页 |
| 5.3.1 开放排队网络模型 | 第90-92页 |
| 5.3.2 系统吞吐率和队列长度 | 第92页 |
| 5.3.3 识别正确率 | 第92-93页 |
| 5.4 性能评价 | 第93-98页 |
| 5.4.1 性能评价方法 | 第93-94页 |
| 5.4.2 流表性能 | 第94-96页 |
| 5.4.3 FPGA的频率和资源利用率 | 第96-97页 |
| 5.4.4 系统功耗 | 第97页 |
| 5.4.5 系统整体性能 | 第97-98页 |
| 5.5 本章小结 | 第98-99页 |
| 第6章 对存储器带宽贪婪的哈希表设计 | 第99-120页 |
| 6.1 存储器近年来发展趋势 | 第99-101页 |
| 6.2 适用于高速网络的哈希表设计思路 | 第101-102页 |
| 6.3 基于固定桶长的哈希表的不足 | 第102-103页 |
| 6.4 对存储器带宽贪婪的哈希表 | 第103-108页 |
| 6.4.1 基本思想 | 第103-104页 |
| 6.4.2 插入、查找和更新算法 | 第104-106页 |
| 6.4.3 布隆过滤器误报处理 | 第106-107页 |
| 6.4.4 与快速哈希表本质上的区别 | 第107页 |
| 6.4.5 一种考虑负载均衡的变种 | 第107-108页 |
| 6.5 理论分析 | 第108-112页 |
| 6.5.1 问题描述 | 第108页 |
| 6.5.2 采用泊松分布近似求解 | 第108-110页 |
| 6.5.3 小球投掷次数的期望 | 第110-111页 |
| 6.5.4 片上存储开销 | 第111页 |
| 6.5.5 布隆过滤器的误报率 | 第111-112页 |
| 6.6 性能评价 | 第112-118页 |
| 6.6.1 性能评价方法 | 第112页 |
| 6.6.2 对泊松分布近似结果的验证 | 第112-113页 |
| 6.6.3 小球投掷次数的分布 | 第113页 |
| 6.6.4 片上存储开销 | 第113-114页 |
| 6.6.5 布隆过滤器的误报率 | 第114-115页 |
| 6.6.6 哈希桶长度对性能的影响 | 第115页 |
| 6.6.7 考虑负载均衡对性能的影响 | 第115-117页 |
| 6.6.8 与其它哈希方法的比较 | 第117-118页 |
| 6.6.9 基于现有DRAM芯片的设计实例 | 第118页 |
| 6.7 本章小结 | 第118-120页 |
| 第7章 总结和进一步的研究展望 | 第120-124页 |
| 7.1 研究工作总结 | 第120-122页 |
| 7.2 进一步研究计划 | 第122-124页 |
| 参考文献 | 第124-131页 |
| 致谢 | 第131-133页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第133-134页 |