1553B协议处理器的设计与验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略语对照表 | 第10-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 1553B的起源 | 第15页 |
| 1.2 1553B的技术特点 | 第15-16页 |
| 1.3 1553B的应用现状及应用前景 | 第16-17页 |
| 1.3.1 1553B总线的应用 | 第16页 |
| 1.3.2 国产1553B协议芯片发展情况 | 第16-17页 |
| 1.3.3 1553B总线的发展趋势 | 第17页 |
| 1.4 论文主要工作和内容安排 | 第17-18页 |
| 1.5 本章总结 | 第18-19页 |
| 第二章 1553B协议概述 | 第19-27页 |
| 2.1 字格式 | 第19-23页 |
| 2.1.1 字格式描述 | 第19页 |
| 2.1.2 指令字 | 第19-20页 |
| 2.1.3 数据字 | 第20-21页 |
| 2.1.4 状态字 | 第21-23页 |
| 2.2 消息传输格式 | 第23-26页 |
| 2.2.1 消息传输格式描述 | 第23-24页 |
| 2.2.2 BC-RT消息传输 | 第24-25页 |
| 2.2.3 RT-BC消息传输 | 第25页 |
| 2.2.4 RT-RT消息传输 | 第25页 |
| 2.2.5 不带数据字的方式命令 | 第25页 |
| 2.2.6 方式命令并携带数据（发送） | 第25页 |
| 2.2.7 带数据字的方式命令（接收） | 第25页 |
| 2.2.8 BC-RT的广播传输 | 第25页 |
| 2.2.9 RT-RT的广播传输 | 第25-26页 |
| 2.2.10 纯指令式广播方式命令 | 第26页 |
| 2.2.11 携带数据字的广播方式命令 | 第26页 |
| 2.2.12 消息时间间隔和响应时间 | 第26页 |
| 2.3 本章总结 | 第26-27页 |
| 第三章 1553B协议处理器的设计实现 | 第27-63页 |
| 3.1 结构框图 | 第27-28页 |
| 3.2 设计特征描述 | 第28页 |
| 3.3 1553 IP模块设计 | 第28-43页 |
| 3.3.1 1553 IP核功能逻辑框图 | 第28页 |
| 3.3.2 时钟分频子模块 | 第28-29页 |
| 3.3.3 曼彻斯特解码器/解码器子模块 | 第29页 |
| 3.3.4 DMA控制器子模块 | 第29-31页 |
| 3.3.5 处理器接口子模块 | 第31-32页 |
| 3.3.6 1553B协议处理子模块 | 第32-39页 |
| 3.3.7 异步复位信号同步子模块 | 第39-40页 |
| 3.3.8 跨时钟域信号的同步器子模块 | 第40页 |
| 3.3.9 MT模块 | 第40-43页 |
| 3.4 RT数据结构组织描述 | 第43-47页 |
| 3.4.1 RT描述块空间 | 第43页 |
| 3.4.2 RT子地址描述块 | 第43-45页 |
| 3.4.3 消息状态字 | 第45-46页 |
| 3.4.4 方式命令描述块 | 第46-47页 |
| 3.5 RT功能操作描述 | 第47-52页 |
| 3.5.1 RT错误检查 | 第47页 |
| 3.5.2 DMA操作 | 第47-48页 |
| 3.5.3 命令的非法化 | 第48-49页 |
| 3.5.4 RT地址 | 第49页 |
| 3.5.5 RT-RT传输比较（接收方式） | 第49页 |
| 3.5.6 接收消息处理 | 第49-50页 |
| 3.5.7 接收消息索引 | 第50页 |
| 3.5.8 发送消息处理 | 第50页 |
| 3.5.9 发送消息索引 | 第50-51页 |
| 3.5.10 编码和解码 | 第51页 |
| 3.5.11 忙方式 | 第51页 |
| 3.5.12 状态字 | 第51-52页 |
| 3.5.13 内建自测试 | 第52页 |
| 3.6 RT中断结构 | 第52-53页 |
| 3.7 BC数据结构组织描述 | 第53-55页 |
| 3.7.1 BC命令块 | 第53-55页 |
| 3.7.2 命令块链表结构 | 第55页 |
| 3.8 BC功能操作描述 | 第55-56页 |
| 3.8.1 可编程的消息间间隔 | 第55页 |
| 3.8.2 查询功能 | 第55-56页 |
| 3.8.3 BC的错误检测 | 第56页 |
| 3.9 BC中断结构 | 第56页 |
| 3.10 MT数据结构组织描述 | 第56-58页 |
| 3.10.1 MT命令块 | 第56-58页 |
| 3.10.2 MT命令块链表结构 | 第58页 |
| 3.11 MT功能操作描述 | 第58页 |
| 3.12 MT中断结构 | 第58页 |
| 3.13 设计方法和设计流程 | 第58-59页 |
| 3.14 时钟和复位策略 | 第59-61页 |
| 3.14.1 1553B IP时钟策略 | 第59-60页 |
| 3.14.2 1553B IP复位策略 | 第60-61页 |
| 3.15 本章总结 | 第61-63页 |
| 第四章 1553B总线协议处理器的验证 | 第63-75页 |
| 4.1 1553 IP/模块验证 | 第63-66页 |
| 4.1.1 验证流程 | 第63-64页 |
| 4.1.2 验证环境 | 第64页 |
| 4.1.3 验证平台的搭建 | 第64-65页 |
| 4.1.4 验证方法 | 第65-66页 |
| 4.2 系统级验证 | 第66-69页 |
| 4.2.1 验证流程 | 第66页 |
| 4.2.2 验证环境 | 第66页 |
| 4.2.3 验证平台搭建 | 第66-68页 |
| 4.2.4 验证方法 | 第68-69页 |
| 4.3 FPGA验证 | 第69-71页 |
| 4.3.1 FPGA原型验证平台介绍 | 第69-70页 |
| 4.3.2 验证环境及相关工具 | 第70-71页 |
| 4.3.3 验证方法 | 第71页 |
| 4.3.4 验证实施方案 | 第71页 |
| 4.4 寄存器资源功能验证 | 第71-72页 |
| 4.4.1 验证目标 | 第71-72页 |
| 4.4.2 验证过程 | 第72页 |
| 4.4.3 验证波形结果分析 | 第72页 |
| 4.5 MT监控BC/RT方式消息传输验证 | 第72-73页 |
| 4.5.1 验证目标 | 第72页 |
| 4.5.2 验证过程 | 第72-73页 |
| 4.5.3 验证结果波形分析 | 第73页 |
| 4.6 1553B模块的TC验证 | 第73-74页 |
| 4.6.1 验证目标 | 第73页 |
| 4.6.2 验证过程 | 第73页 |
| 4.6.3 验证结果波形分析 | 第73-74页 |
| 4.7 本章总结 | 第74-75页 |
| 第五章 总结与展望 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 致谢 | 第81-83页 |
| 作者简介 | 第83-84页 |
