| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 信道编码 | 第14-16页 |
| 1.2 LDPC码及其应用 | 第16-18页 |
| 1.3 论文的创新和研究内容 | 第18-20页 |
| 第二章 多元LDPC码及其编码调制原理 | 第20-44页 |
| 2.1 多元LDPC码预备知识 | 第20-25页 |
| 2.1.1 有限域基础 | 第20-22页 |
| 2.1.2 线性分组码 | 第22-25页 |
| 2.2 多元LDPC码的基本概念及因子图表示 | 第25-27页 |
| 2.3 多元LDPC码的译码算法 | 第27-38页 |
| 2.3.1 多元LDPC码的和积译码算法 | 第27-30页 |
| 2.3.2 基于快速傅立叶变换的QSPA算法 | 第30-33页 |
| 2.3.3 多元LDPC码的扩展最小和译码 | 第33-35页 |
| 2.3.4 多元LDPC码的译码算法性能仿真 | 第35-38页 |
| 2.4 多元LDPC编码调制系统 | 第38-43页 |
| 2.4.1 编码调制原理 | 第38-39页 |
| 2.4.2 多元LDPC编码调制系统模型 | 第39-40页 |
| 2.4.3 多元LDPC编码调制系统的性能仿真 | 第40-43页 |
| 2.5 本章小结 | 第43-44页 |
| 第三章 多元LDPC码的联合迭代检测-译码算法 | 第44-68页 |
| 3.1 多元LDPC码的一步大数逻辑译码算法 | 第44-47页 |
| 3.2 多元LDPC码的联合迭代检测-译码原始算法 | 第47-53页 |
| 3.3 多元LDPC码的联合迭代检测-译码改进算法A | 第53-62页 |
| 3.3.1 算法描述 | 第54-57页 |
| 3.3.2 性能仿真与分析 | 第57-60页 |
| 3.3.3 算法复杂度分析 | 第60-62页 |
| 3.4 多元LDPC码的联合迭代检测-译码改进算法B | 第62-66页 |
| 3.4.1 算法描述 | 第62-63页 |
| 3.4.2 性能仿真与分析 | 第63-65页 |
| 3.4.3 算法复杂度分析 | 第65-66页 |
| 3.5 本章小结 | 第66-68页 |
| 第四章 多元LDPC码的联合迭代检测-译码器实现方案设计 | 第68-78页 |
| 4.1 多元LDPC码联合迭代检测-译码器总体结构 | 第68-70页 |
| 4.1.1 联合迭代检测-译码器的整体架构 | 第68-70页 |
| 4.1.2 联合迭代-检测译码器的整体控制模块 | 第70页 |
| 4.2 译码器基本功能模块设计 | 第70-76页 |
| 4.2.1 接收序列存储模块 | 第70-71页 |
| 4.2.2 信号检测模块 | 第71-72页 |
| 4.2.3 变量节点信息更新模块 | 第72-75页 |
| 4.2.4 校验节点信息更新模块 | 第75-76页 |
| 4.3 有限域元素的运算实现 | 第76页 |
| 4.4 本章小结 | 第76-78页 |
| 第五章 总结与展望 | 第78-80页 |
| 参考文献 | 第80-84页 |
| 致谢 | 第84-86页 |
| 作者简介 | 第86-87页 |
