| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 研究背景 | 第14-15页 |
| 1.2 时序逻辑 | 第15-17页 |
| 1.3 本文所做工作以及内容组织 | 第17-20页 |
| 第二章 硬件程序设计语言Verilog | 第20-26页 |
| 2.1 基本设计单元 | 第20-21页 |
| 2.2 语法结构 | 第21-25页 |
| 2.2.1 数据类型 | 第21-22页 |
| 2.2.2 运算符 | 第22-23页 |
| 2.2.3 程序控制语句 | 第23页 |
| 2.2.4 程序结构语句 | 第23-25页 |
| 2.3 本章小结 | 第25-26页 |
| 第三章 框架时序逻辑程序设计语言MSVL | 第26-34页 |
| 3.1 MSVL语法规则 | 第26-29页 |
| 3.1.1 基本设计单元 | 第26-27页 |
| 3.1.2 MSVL变量及其声明 | 第27页 |
| 3.1.3 MSVL操作符 | 第27-28页 |
| 3.1.4 MSVL语句 | 第28-29页 |
| 3.2 MSVL运行环境 | 第29-32页 |
| 3.2.1 MSV软件界面 | 第30页 |
| 3.2.2 MSV执行模式 | 第30-32页 |
| 3.3 本章小结 | 第32-34页 |
| 第四章 Verilog2MSVL转换工具的设计与实现 | 第34-68页 |
| 4.1 转换器软件体系结构 | 第34-49页 |
| 4.1.1 词法分析 | 第35-42页 |
| 4.1.2 语法分析 | 第42-49页 |
| 4.1.3 行为分析 | 第49页 |
| 4.2 关键问题解决方法 | 第49-67页 |
| 4.2.1 嵌套调用关系映射 | 第49-54页 |
| 4.2.2 预处理语句转换 | 第54-56页 |
| 4.2.3 硬件时序特性模拟 | 第56-59页 |
| 4.2.4 接口映射 | 第59-63页 |
| 4.2.5 变量管理 | 第63-67页 |
| 4.3 本章小结 | 第67-68页 |
| 第五章 实时仿真 | 第68-84页 |
| 5.1 实时仿真系统 | 第68-74页 |
| 5.1.1 实时仿真系统方案设计 | 第68-70页 |
| 5.1.2 实时仿真相关文件 | 第70-73页 |
| 5.1.3 文件解析 | 第73-74页 |
| 5.2 实时仿真测试流程 | 第74-76页 |
| 5.3 实时仿真实例 | 第76-83页 |
| 5.4 本章小结 | 第83-84页 |
| 第六章 总结与展望 | 第84-86页 |
| 6.1 本文工作总结 | 第84页 |
| 6.2 工作展望 | 第84-86页 |
| 参考文献 | 第86-90页 |
| 致谢 | 第90-92页 |
| 作者简介 | 第92-93页 |