| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 安全技术研究现状 | 第8-9页 |
| 1.2 硬件协助防护技术 | 第9-10页 |
| 1.3 论文工作及意义 | 第10页 |
| 1.4 论文组织结构 | 第10-12页 |
| 第2章 相关工作 | 第12-17页 |
| 2.1 TrustZone技术 | 第12页 |
| 2.2 QEMU仿真器 | 第12-13页 |
| 2.3 动态二进制翻译技术 | 第13-15页 |
| 2.4 Power PC指令结构 | 第15-17页 |
| 第3章 安全隔离执行处理器架构设计 | 第17-30页 |
| 3.1 隔离执行总体架构设计 | 第17-18页 |
| 3.2 Power PC处理器架构扩展设计 | 第18-19页 |
| 3.3 处理器模式扩展 | 第19-20页 |
| 3.4 寄存器扩展 | 第20-23页 |
| 3.4.1 MSR寄存器 | 第21-22页 |
| 3.4.2 LR寄存器 | 第22页 |
| 3.4.3 通用寄存器 1 | 第22页 |
| 3.4.4 SRR0/1 寄存器 | 第22-23页 |
| 3.4.5 SRR2/3 寄存器 | 第23页 |
| 3.4.6 IVPR_sec，IVPR_nonsec，IVPR_sdm寄存器 | 第23页 |
| 3.5 中断处理程序 | 第23-25页 |
| 3.6 指令集扩展 | 第25-30页 |
| 3.6.1 sdc指令 | 第26-27页 |
| 3.6.2 mfmsr指令与mtmsr指令 | 第27-28页 |
| 3.6.3 rfci指令与rfi指令 | 第28-30页 |
| 第4章 安全隔离执行存储架构设计 | 第30-37页 |
| 4.1 安全存储器及外围设备设计 | 第30-31页 |
| 4.2 安全Cache架构设计 | 第31-34页 |
| 4.3 安全MMU架构设计 | 第34-35页 |
| 4.4 安全总线设计 | 第35-36页 |
| 4.5 安全DMA设计 | 第36页 |
| 4.6 外设管理 | 第36-37页 |
| 第5章 建模及结果分析 | 第37-42页 |
| 5.1 仿真平台建模 | 第37-38页 |
| 5.2 测试程序开发 | 第38-39页 |
| 5.3 指令集测试 | 第39页 |
| 5.4 访存测试 | 第39-40页 |
| 5.5 Cache测试 | 第40-42页 |
| 第6章 总结和展望 | 第42-44页 |
| 6.1 总结 | 第42页 |
| 6.2 展望 | 第42-44页 |
| 参考文献 | 第44-47页 |
| 发表论文和参加科研情况说明 | 第47-48页 |
| 致谢 | 第48-49页 |