| 摘要 | 第1-7页 |
| Abstract | 第7-8页 |
| 目录 | 第8-11页 |
| 第1章 绪论 | 第11-18页 |
| ·研究的背景和意义 | 第11页 |
| ·带电粒子的来源 | 第11-12页 |
| ·辐射环境对电子元器件造成的影响 | 第12-14页 |
| ·总剂量效应 | 第12页 |
| ·单粒子效应及其机理 | 第12-13页 |
| ·单粒子效应分类 | 第13-14页 |
| ·研究现状 | 第14-16页 |
| ·电子设备屏蔽 | 第14页 |
| ·器件级冗余设计 | 第14页 |
| ·结构层和工艺 | 第14-15页 |
| ·高层 SEU 减缓方法 | 第15-16页 |
| ·本文研究内容 | 第16页 |
| ·论文章节安排 | 第16-18页 |
| 第2章 Xilinx Virtex-4 FPGA 的结构和工作原理 | 第18-27页 |
| ·FPGA 的分类 | 第18页 |
| ·SRAM 型 FPGA 工作原理 | 第18页 |
| ·Virtex-4 结构 | 第18-23页 |
| ·可编程输入/输出单元 | 第19页 |
| ·可配置逻辑模块 | 第19-22页 |
| ·丰富的布线资源 | 第22页 |
| ·时钟资源 | 第22-23页 |
| ·BRAM 模块 | 第23页 |
| ·小结 | 第23页 |
| ·SRAM 型 FPGA 的单粒子效应 | 第23-26页 |
| ·本章小结 | 第26-27页 |
| 第3章 TMR 容错方法 | 第27-43页 |
| ·传统 TMR | 第27-29页 |
| ·XTMR | 第29-40页 |
| ·直通逻辑 | 第29-30页 |
| ·状态机逻辑 | 第30-33页 |
| ·I/O 逻辑 | 第33-35页 |
| ·特殊结构 | 第35-38页 |
| ·XTMR 的输出类型 | 第38-40页 |
| ·Half-Latch 处理 | 第40页 |
| ·三模冗余的实现方式 | 第40-42页 |
| ·本章小结 | 第42-43页 |
| 第4章 错误检测和纠正码 | 第43-58页 |
| ·编码基本概念 | 第43-44页 |
| ·汉明码 | 第44-52页 |
| ·(7,4)汉明码的编码 | 第45-47页 |
| ·校正子（伴随式） | 第47-48页 |
| ·(7,4)汉明码的译码 | 第48页 |
| ·扩展汉明码 | 第48-51页 |
| ·汉明码在 FPGA 中的实现 | 第51-52页 |
| ·RM 码 | 第52-57页 |
| ·本章小结 | 第57-58页 |
| 第5章 Virtex-4 的配置管理和回读技术 | 第58-63页 |
| ·Virtex-4 的配置方式和配置过程 | 第58-60页 |
| ·Virtex-4 的配置方式 | 第58页 |
| ·FPGA 配置过程 | 第58-60页 |
| ·配置存储器回读技术 | 第60-61页 |
| ·配置存储器重构技术（擦洗） | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第6章 容错电路的设计和容错方法的选择 | 第63-88页 |
| ·移位寄存器的三模冗余 | 第63-65页 |
| ·BRAM 的容错设计 | 第65-69页 |
| ·BRAM 的三模冗余设计 | 第66页 |
| ·BRAM 的 EDAC 设计 | 第66-68页 |
| ·EDAC 模块的 TMR 设计 | 第68-69页 |
| ·小结 | 第69页 |
| ·状态机的容错设计 | 第69-78页 |
| ·状态机的设计 | 第69-72页 |
| ·有限状态机抗 SEU 设计 | 第72-77页 |
| ·仿真测试 | 第77-78页 |
| ·UART 的三模冗余 | 第78-81页 |
| ·接收器的三模冗余设计 | 第78-80页 |
| ·发送器的三模冗余设计 | 第80-81页 |
| ·设计仿真 | 第81页 |
| ·容错异步串行收发器 | 第81-84页 |
| ·总体设计 | 第82-83页 |
| ·协议数据单元 | 第83页 |
| ·仿真和综合验证 | 第83-84页 |
| ·抗单粒子效应容错方法的选择 | 第84-87页 |
| ·缓解方法 | 第85-86页 |
| ·选择缓解方法 | 第86-87页 |
| ·本章小结 | 第87-88页 |
| 第7章 总结和展望 | 第88-89页 |
| 参考文献 | 第89-93页 |
| 攻读学位期间的研究成果 | 第93-94页 |
| 致谢 | 第94页 |