密码嵌入式微处理器设计与实现研究
| 摘要 | 第1-7页 |
| Abstract | 第7-8页 |
| 第一章 绪论 | 第8-12页 |
| ·课题研究背景 | 第8-9页 |
| ·相关研究现状 | 第9-10页 |
| ·研究内容及创新 | 第10-11页 |
| ·论文结构组织 | 第11-12页 |
| 第二章 密码嵌入式微处理器体系结构 | 第12-19页 |
| ·crypto_arm整体架构 | 第12-13页 |
| ·crypto_arm微处理器原型 | 第12页 |
| ·crypto_arm逻辑体系结构 | 第12-13页 |
| ·ARM9 嵌入式微处理器模型 | 第13-18页 |
| ·ARM9 流水线结构 | 第13-14页 |
| ·ARM9 编程模型 | 第14-16页 |
| ·ARM9 指令系统 | 第16-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 主控制器的设计与实现 | 第19-57页 |
| ·主控制器整体架构 | 第19-21页 |
| ·主控制器逻辑体系结构 | 第19-20页 |
| ·流水线设计的关键技术 | 第20-21页 |
| ·流水线结构设计 | 第21-46页 |
| ·取指段设计 | 第22-30页 |
| ·译码段设计 | 第30-35页 |
| ·执行段设计 | 第35-40页 |
| ·访存段设计 | 第40-41页 |
| ·写回段设计 | 第41-42页 |
| ·互锁模块设计 | 第42-46页 |
| ·乘法器设计 | 第46-56页 |
| ·乘法器基本原理 | 第46-47页 |
| ·Radix-4 Booth编码乘法器优化 | 第47-51页 |
| ·可变执行周期的多周期乘法器 | 第51-56页 |
| ·本章小结 | 第56-57页 |
| 第四章 缓存结构设计 | 第57-66页 |
| ·片上缓存基础 | 第57-59页 |
| ·缓存工作原理 | 第57-58页 |
| ·缓存地址映像 | 第58页 |
| ·缓存的分类 | 第58-59页 |
| ·指令缓存(icache)设计 | 第59-62页 |
| ·icache设计方案 | 第59-61页 |
| ·icache操作流程 | 第61-62页 |
| ·数据缓存(dcache)设计 | 第62-65页 |
| ·dcache设计方案 | 第62-64页 |
| ·dcache操作流程 | 第64-65页 |
| ·本章小节 | 第65-66页 |
| 第五章 安全存储机制及密码功能扩展 | 第66-79页 |
| ·主协处理器控制机制 | 第66-67页 |
| ·从协处理器控制机制 | 第67-68页 |
| ·安全存储机制设计 | 第68-72页 |
| ·CP15 协处理器功能 | 第68-69页 |
| ·安全存储基本原理 | 第69-70页 |
| ·安全存储具体设计 | 第70-72页 |
| ·密码功能扩展设计 | 第72-78页 |
| ·CP14 协处理器功能 | 第72-73页 |
| ·密码功能扩展基础 | 第73-75页 |
| ·密码协处理指令集 | 第75-78页 |
| ·性能比较分析 | 第78页 |
| ·本章小节 | 第78-79页 |
| 第六章 crypto_arm功能验证 | 第79-89页 |
| ·功能验证基础 | 第79-80页 |
| ·设计开发环境 | 第79页 |
| ·FPGA设计流程 | 第79-80页 |
| ·crypto_arm仿真验证 | 第80-86页 |
| ·仿真验证策略 | 第80-82页 |
| ·模块级仿真验证 | 第82-85页 |
| ·系统级仿真验证 | 第85-86页 |
| ·FPGA硬件验证 | 第86-88页 |
| ·本章小结 | 第88-89页 |
| 第七章 总结与展望 | 第89-91页 |
| ·工作总结 | 第89-90页 |
| ·进一步展望 | 第90-91页 |
| 参考文献 | 第91-94页 |
| 作者简历 攻读硕士期间的主要工作 | 第94-95页 |
| 致谢 | 第95页 |
