北斗四阵元自适应抗干扰信号处理硬件平台的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-13页 |
| ·课题研究背景 | 第9-10页 |
| ·阵列信号自适应抗干扰技术介绍 | 第10-11页 |
| ·论文研究意义及主要内容 | 第11-12页 |
| ·本章小结 | 第12-13页 |
| 第2章 阵列自适应抗干扰信号处理理论 | 第13-19页 |
| ·阵列信号理论基础 | 第13-16页 |
| ·等距线阵信号模型 | 第13-15页 |
| ·平面阵 | 第15-16页 |
| ·空时抗干扰原理及模型 | 第16-17页 |
| ·空时域抗干扰原理 | 第16页 |
| ·空时域抗干扰模型 | 第16-17页 |
| ·本章小结 | 第17-19页 |
| 第3章 系统总体设计方案及关键技术 | 第19-27页 |
| ·设计方案 | 第19-20页 |
| ·FPGA 技术 | 第20-23页 |
| ·FPGA 概述 | 第20页 |
| ·FPGA 设计方法及开发流程 | 第20-21页 |
| ·FPGA 的设计原则 | 第21-22页 |
| ·QuartusII 简介 | 第22-23页 |
| ·DSP 技术 | 第23-24页 |
| ·DSP 技术 | 第23页 |
| ·CCS 简介 | 第23-24页 |
| ·数据存储技术 | 第24-25页 |
| ·数据的存储 | 第24页 |
| ·FIFO 存储 | 第24-25页 |
| ·本章小结 | 第25-27页 |
| 第4章 自适应抗干扰信号处理硬件平台的实现 | 第27-61页 |
| ·AD 转换芯片的选择 | 第27-30页 |
| ·AD 分辨率确定 | 第27页 |
| ·采样速率的确定 | 第27-28页 |
| ·AD9246 芯片简介 | 第28页 |
| ·AD 芯片前端设计 | 第28-29页 |
| ·时钟电路设计 | 第29-30页 |
| ·AD9246 与 FPGA 的连接及通信 | 第30页 |
| ·FPGA 电路设计 | 第30-41页 |
| ·FPGA 芯片简介 | 第30-32页 |
| ·FPGA 器件选型 | 第32-33页 |
| ·FPGA 的 JTAG 和 AS 配置电路 | 第33-35页 |
| ·FPGA 外部存储电路 | 第35-41页 |
| ·DSP 部分的电路设计 | 第41-50页 |
| ·DSP 工作模式电路设计 | 第41-43页 |
| ·DSP 的复位控制电路 | 第43页 |
| ·EMIF 接口、存储空间的配置 | 第43-44页 |
| ·DSP 与 JTAG 的连接电路 | 第44-45页 |
| ·DSP 与 FLASH 的接口电路 | 第45-48页 |
| ·DSP 与 FPGA 的接口电路 | 第48-50页 |
| ·时钟管理电路设计 | 第50-52页 |
| ·D/A 电路设计 | 第52-53页 |
| ·电源电路设计 | 第53-57页 |
| ·MAX1951 简介 | 第53-54页 |
| ·应用电路设计 | 第54-56页 |
| ·各部分供电电路图 | 第56-57页 |
| ·设计中 PCB 制图应注意的问题 | 第57-60页 |
| ·PCB 布局 | 第57-58页 |
| ·PCB 布线 | 第58页 |
| ·高频电路的过孔设计 | 第58-59页 |
| ·电源、地层的设计 | 第59-60页 |
| ·去耦电容配置 | 第60页 |
| ·本章小结 | 第60-61页 |
| 第5章 硬件平台接口调试及结果分析 | 第61-73页 |
| ·FPGA 中 PLL 的实现 | 第61-63页 |
| ·IP 核生成 PLL | 第61-62页 |
| ·PLL 的仿真 | 第62-63页 |
| ·FPGA 中 FIFO 的实现 | 第63-65页 |
| ·FIFO 的工作原理 | 第63-65页 |
| ·FIFO 的设计及 FPGA 实现 | 第65页 |
| ·硬件测试过程中需注意的问题 | 第65-67页 |
| ·FPGA 与 DSP 通信功能的实现 | 第67-68页 |
| ·DSP 的 EDMA 功能 | 第68-69页 |
| ·DSP 外部 FLASH 访问功能测试 | 第69-70页 |
| ·FPGA 采集四通道 AD 数据的测试 | 第70页 |
| ·本章小结 | 第70-73页 |
| 结论 | 第73-75页 |
| 参考文献 | 第75-81页 |
| 攻读硕士学位期间所发表的论文 | 第81-83页 |
| 致谢 | 第83页 |
