高性能收发信机中逻辑控制部分的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-12页 |
| ·选题背景及意义 | 第9-10页 |
| ·本人的主要工作 | 第10页 |
| ·论文的结构和内容 | 第10-12页 |
| 第二章 FPGA芯片特点和开发技术研究 | 第12-19页 |
| ·FPGA的原理 | 第12-13页 |
| ·V5 SX系列Xilinx FPGA的特点 | 第13-15页 |
| ·FPGA开发流程 | 第15-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 收发信机逻辑控制部分的概要设计 | 第19-24页 |
| ·PXI模块化通信系统概述 | 第19-20页 |
| ·射频系统逻辑控制板卡功能 | 第20-21页 |
| ·射频系统逻辑控制板卡逻辑控制部分功能需求 | 第21-23页 |
| ·RF3S400A芯片功能需求 | 第22页 |
| ·RFV5SX35T芯片功能需求 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第四章 收发信机系统逻辑控制部分详细设计 | 第24-60页 |
| ·PCI总线实现方案 | 第24-25页 |
| ·PCI协议分析 | 第25-30页 |
| ·PCI总线特点介绍 | 第25-26页 |
| ·PCI总线命令 | 第26-27页 |
| ·PCI总线操作规则分析 | 第27-29页 |
| ·PCI配置寄存器 | 第29-30页 |
| ·PCI接口详细设计 | 第30-44页 |
| ·PCI IP Core接口定义 | 第30-32页 |
| ·PCI配置寄存器设置 | 第32-33页 |
| ·PCI总线状态机 | 第33-35页 |
| ·PCI总线转Local Bus时序设计 | 第35-39页 |
| ·Localbus接口设计 | 第39-41页 |
| ·PCI DMA设计实现 | 第41-44页 |
| ·动态下载功能详细设计 | 第44-49页 |
| ·配置管脚定义 | 第45-46页 |
| ·配置过程分析 | 第46-47页 |
| ·动态配置模块设计 | 第47-49页 |
| ·高速串行通信接口设计 | 第49-59页 |
| ·Rocket IO工作原理 | 第49-52页 |
| ·Aurora协议分析 | 第52-54页 |
| ·高速串行通信用户接口设计 | 第54-59页 |
| ·本章小结 | 第59-60页 |
| 第五章 关键模块仿真和实测 | 第60-68页 |
| ·仿真平台搭建 | 第60页 |
| ·高速串行通信接口模块仿真 | 第60-63页 |
| ·测试工具 | 第63页 |
| ·FPGA下载在线测试 | 第63-67页 |
| ·PCI通信接口模块测试结果 | 第63-65页 |
| ·动态下载功能模块测试结果 | 第65-66页 |
| ·高速串行通信模块测试结果 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-70页 |
| ·设计经验总结 | 第68页 |
| ·展望 | 第68-70页 |
| 参考文献 | 第70-71页 |
| 致谢 | 第71页 |
