基于USB2.0的分时多道脉冲幅度分析系统研制
| 摘要 | 第1-7页 |
| ABSTRACT | 第7-8页 |
| 第1章 绪论 | 第8-10页 |
| ·选题背景研究意义 | 第8-9页 |
| ·论文结构 | 第9-10页 |
| 第2章 分时多道系统介绍 | 第10-14页 |
| ·分时多道概述 | 第10页 |
| ·分时多道和普通多道相比较的优点 | 第10-11页 |
| ·分时多道设计上的新特点 | 第11页 |
| ·分时多道中的几个重要概念 | 第11-12页 |
| ·分时多道设计难点 | 第12页 |
| ·针对难点的技术实现手段 | 第12-14页 |
| 第3章 分时多道电路设计 | 第14-34页 |
| ·分时多道原理设计框图 | 第14-15页 |
| ·峰值保持器部分 | 第15-16页 |
| ·ADC 转换模块 | 第16-20页 |
| ·单端变双端信号调理电路 | 第16-17页 |
| ·AD7674 简介 | 第17-20页 |
| ·选择逐次比较型（SAR）ADC 的意义 | 第20页 |
| ·分时实现方式: | 第20-26页 |
| ·双端口R AM 存储模块 | 第20-21页 |
| ·双口RAM 简介 | 第21-22页 |
| ·双口RAM 设置 | 第22-25页 |
| ·双口RAM 选择的意义 | 第25-26页 |
| ·主控制器实现方式 | 第26-34页 |
| ·CPLD 简介 | 第26页 |
| ·VHDL 语言简介 | 第26-27页 |
| ·CPLD1 主控制器模块 | 第27-30页 |
| ·CPLD2 辅助传输模块 | 第30-34页 |
| 第4章 分时多道数据传输 | 第34-54页 |
| ·EZ－USB FX2 芯片介绍 | 第34-35页 |
| ·GPIF 工作原理 | 第35-36页 |
| ·GPIF 硬件接口 | 第36-40页 |
| ·GPIF 外部接口 | 第36-39页 |
| ·连接GPIF 信号的引脚到硬件 | 第39-40页 |
| ·分时多道GPIF 硬件接口 | 第40-41页 |
| ·GPIF 波形描述符 | 第41-42页 |
| ·FIFO 读和FIFO 写方式 | 第42-44页 |
| ·分时多道中FIFO 读和FIFO 写波形 | 第44-47页 |
| ·固件框架及主要程序介绍 | 第47-51页 |
| ·开发工具 | 第47页 |
| ·固件框架结构概述 | 第47-49页 |
| ·分时多道固件程序中重要代码 | 第49-51页 |
| ·固件下载方式 | 第51-52页 |
| ·分时多道驱动程序 | 第52-54页 |
| 第5章 分时多道主要技术指标 | 第54-55页 |
| 第6章 结论 | 第55-56页 |
| 参考文献 | 第56-57页 |
| 致谢 | 第57-58页 |
| 研究生期间发表论文 | 第58页 |
