| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-13页 |
| ·课题背景 | 第8-9页 |
| ·模数转换器的国内外研究现状 | 第9-10页 |
| ·当今世界ADC的发展趋势 | 第10-12页 |
| ·本文的研究工作 | 第12-13页 |
| 第2章 流水线ADC的原理分析 | 第13-22页 |
| ·流水线结构ADC的概念 | 第13-14页 |
| ·模数转换器的性能参数 | 第14-16页 |
| ·流水线结构ADC的优缺点 | 第16-17页 |
| ·非理想因素及其影响 | 第17-19页 |
| ·数字自校正技术 | 第19-21页 |
| ·芯片的整体结构 | 第21-22页 |
| 第3章 流水线结构ADC系统设计与分析 | 第22-40页 |
| ·1.5bit/stage流水线ADC的结构及工作原理 | 第22-25页 |
| ·系统结构的优化改进 | 第25-27页 |
| ·各模块可能引起的误差因素分析 | 第27-30页 |
| ·增益误差 | 第27-28页 |
| ·子ADC误差 | 第28-29页 |
| ·子DAC误差 | 第29-30页 |
| ·比较器误差校正技术 | 第30-40页 |
| ·数字校正原理 | 第30-33页 |
| ·数字校正算法原理 | 第33-36页 |
| ·增益误差校正原理 | 第36-40页 |
| 第4章 各模块的设计和优化分析 | 第40-62页 |
| ·采样保持电路的实现分析 | 第40-46页 |
| ·采样保持模块的设计 | 第41-45页 |
| ·采样保持放大器的设计 | 第45-46页 |
| ·子ADC的设计 | 第46-55页 |
| ·比较器的设计 | 第47-50页 |
| ·编码电路(DECODER)的设计 | 第50-51页 |
| ·子ADC的具体实现 | 第51-55页 |
| ·子DAC的设计 | 第55-58页 |
| ·子DAC基本原理 | 第55页 |
| ·1.5 位子DAC的设计 | 第55-56页 |
| ·1.5 位子DAC的实现 | 第56-58页 |
| ·数字校正电路的设计 | 第58-62页 |
| 结论 | 第62-63页 |
| 参考文献 | 第63-68页 |
| 攻读硕士学位期间发表的学术论文 | 第68-70页 |
| 致谢 | 第70页 |