| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-11页 |
| 1 绪论 | 第11-15页 |
| ·研究背景及意义 | 第11-13页 |
| ·以太网的发展 | 第11-12页 |
| ·千兆以太网的优势 | 第12-13页 |
| ·国内外研究现状 | 第13页 |
| ·论文目标及章节安排 | 第13-15页 |
| ·研究内容与技术路线 | 第13-14页 |
| ·章节安排 | 第14-15页 |
| 2 IEEE 802.3标准及各层协议介绍 | 第15-33页 |
| ·IEEE 802.3标准中的MAC帧结构 | 第15-20页 |
| ·以太网数据帧的基本结构 | 第16-19页 |
| ·无效的MAC帧格式 | 第19页 |
| ·字节的位序 | 第19-20页 |
| ·UDP协议和IP协议格式 | 第20-28页 |
| ·UDP数据报格式 | 第21-23页 |
| ·IP数据报的格式 | 第23-28页 |
| ·封装 | 第28-32页 |
| ·本章小结 | 第32-33页 |
| 3 各层协议的封装实现 | 第33-51页 |
| ·用户数据报(UDP)的封装 | 第33-43页 |
| ·总体实现构架 | 第33-34页 |
| ·模块流程及其实现 | 第34-43页 |
| ·UDP封装的总综合结果 | 第43页 |
| ·IP和MAC两层协议的封装 | 第43-50页 |
| ·IP协议数据报的封装 | 第43-44页 |
| ·以太网数据帧的封装实现 | 第44-49页 |
| ·IP和MAC两层协议封装的综合结果 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 4 CRC模块的设计实现 | 第51-65页 |
| ·循环冗余码(CRC)的介绍 | 第51-52页 |
| ·循环冗余码(CRC)的数学原理 | 第52-55页 |
| ·CRC编码的实现方法分析 | 第55-59页 |
| ·串行算法分析 | 第55-56页 |
| ·并行算法分析 | 第56-59页 |
| ·以太网帧格式中FCS位的实现 | 第59-63页 |
| ·CRC32-16的实现 | 第59-60页 |
| ·FCS位的计算及存储 | 第60-63页 |
| ·本章结论 | 第63-65页 |
| 5 仿真与测试 | 第65-77页 |
| ·FPGA设计流程 | 第65-66页 |
| ·开发工具与硬件资源的介绍 | 第66-69页 |
| ·Quartus Ⅱ软件 | 第66页 |
| ·开发平台GX-SOC/SOPC-Dev-Lab Platform | 第66-68页 |
| ·Cyclone Ⅱ介绍 | 第68-69页 |
| ·UDP封装的仿真分析 | 第69-72页 |
| ·UDP封装模块仿真结果 | 第69-70页 |
| ·检验和模块的FPGA调试 | 第70-72页 |
| ·IP和MAC两层协议封装的仿真分析 | 第72-77页 |
| ·IP和MAC两层协议封装模块仿真结果 | 第72-74页 |
| ·CRC模块的FPGA调试 | 第74-77页 |
| 6 结论 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 附录A | 第80-82页 |
| 作者简历 | 第82-84页 |
| 学位论文数据集 | 第84页 |