| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·引言 | 第10-12页 |
| ·Turbo码的研究现状 | 第12-14页 |
| ·本文主要内容和结构 | 第14-15页 |
| 第2章 Turbo码编译码原理 | 第15-26页 |
| ·Turbo码编码原理 | 第15-19页 |
| ·Turbo码的编码结构 | 第15-16页 |
| ·RSC递归系统卷积码 | 第16页 |
| ·交织器 | 第16-18页 |
| ·删余矩阵 | 第18页 |
| ·归零处理 | 第18-19页 |
| ·Turbo码译码原理 | 第19-20页 |
| ·3GPP标准的Turbo码编码和交织方案 | 第20-25页 |
| ·3GPP标准的Turbo码编码结构 | 第20-21页 |
| ·3GPP标准的Turbo码的归零 | 第21-22页 |
| ·3GPP标准的Turbo码交织方案 | 第22-25页 |
| ·本章小结 | 第25-26页 |
| 第3章 Turbo码译码算法及性能仿真 | 第26-50页 |
| ·MAP译码算法 | 第26-34页 |
| ·前向递推 | 第29-30页 |
| ·后向递推 | 第30页 |
| ·分支转移概率 | 第30-33页 |
| ·对数似然比 | 第33-34页 |
| ·Log-MAP译码算法 | 第34-37页 |
| ·Max-Log-MAP译码算法 | 第37-38页 |
| ·译码算法复杂度比较 | 第38-40页 |
| ·MAP译码算法计算复杂度 | 第38-39页 |
| ·Log-MAP译码算法计算复杂度 | 第39页 |
| ·Max-Log-MAP译码算法计算复杂度 | 第39-40页 |
| ·译码算法仿真性能比较和分析 | 第40-49页 |
| ·算法系统仿真参数 | 第40-41页 |
| ·译码算法仿真性能比较 | 第41-46页 |
| ·影响译码性能的因素 | 第46-49页 |
| ·本章小结 | 第49-50页 |
| 第4章 Turbo码译码器的FPGA设计 | 第50-77页 |
| ·数据量化及表示 | 第50-54页 |
| ·接收信道信息的量化 | 第50-53页 |
| ·数据表示方式 | 第53-54页 |
| ·交织器的FPGA设计 | 第54-57页 |
| ·Max-Log-MAP译码算法子译码器的FPGA设计 | 第57-69页 |
| ·子译码器运算过程 | 第58-59页 |
| ·分支转移概率运算单元设计 | 第59-60页 |
| ·后向递推运算单元设计 | 第60-62页 |
| ·前向递推和软输出运算单元设计 | 第62-64页 |
| ·MAX~*运算单元及归一化结构设计 | 第64-66页 |
| ·Max-Log-MAP子译码器的总体设计 | 第66-69页 |
| ·Turbo码译码器的FPGA设计 | 第69-71页 |
| ·译码器的FPGA设计结果及测试 | 第71-74页 |
| ·译码器FPGA实现设计结果 | 第71-72页 |
| ·译码器测试方法 | 第72-74页 |
| ·译码器未来改进展望 | 第74-75页 |
| ·本章小结 | 第75-77页 |
| 结论 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第83-84页 |
| 致谢 | 第84页 |