一种128位浮点乘加融合部件的研究与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-25页 |
| §1.1 课题研究的背景 | 第12-13页 |
| §1.2 浮点运算单元评价指标 | 第13页 |
| §1.3 IEEE-754\854介绍 | 第13-16页 |
| ·舍入方法 | 第14-15页 |
| ·特殊数与异常情况 | 第15-16页 |
| §1.4 国内外发展研究概况 | 第16-23页 |
| ·浮点乘加融合发展现状 | 第16-20页 |
| ·乘法器的发展现状 | 第20-22页 |
| ·加法器的发展现状 | 第22-23页 |
| §1.5 本文的研究成果 | 第23-24页 |
| §1.6 论文结构 | 第24-25页 |
| 第二章 128位浮点乘加部件体系结构 | 第25-42页 |
| §2.1 引言 | 第25页 |
| §2.2 128位浮点格式数据的表示 | 第25-27页 |
| §2.3 128位浮点乘加流水线体系结构 | 第27-29页 |
| §2.4 128位高精度浮点乘加部件关键技术 | 第29-39页 |
| ·分块乘法 | 第29-34页 |
| ·A右移位对齐 | 第34-36页 |
| ·三输入前导1预测 | 第36-37页 |
| ·优先编码 | 第37-38页 |
| ·舍入 | 第38-39页 |
| §2.5 综合结果 | 第39-40页 |
| §2.6 本章小结 | 第40-42页 |
| 第三章 128位浮点乘加部件的前导1预测 | 第42-54页 |
| §3.1 引言 | 第42页 |
| §3.2 二输入前导1预测算法 | 第42-46页 |
| §3.3 三输入前导1预测算法 | 第46-47页 |
| §3.4 三输入前导1模块设计与实现 | 第47-51页 |
| ·三输入预编码 | 第47-49页 |
| ·超宽位优先编码树 | 第49-51页 |
| §3.5 试验结果与比较 | 第51-53页 |
| §3.6 本章小结 | 第53-54页 |
| 第四章 128位浮点乘加的测试集生成 | 第54-69页 |
| §4.1 引言 | 第54页 |
| §4.2 128位浮点乘加部件验证方法 | 第54-60页 |
| ·C语言原型验证 | 第55-56页 |
| ·模块级模拟验证 | 第56-57页 |
| ·系统级模拟验证 | 第57-58页 |
| ·FPGA验证 | 第58-60页 |
| §4.3 测试集生成原理 | 第60-62页 |
| §4.4 测试集特殊激励生成 | 第62-64页 |
| §4.5 测试集一般激励生成 | 第64-66页 |
| §4.6 测试集参考结果生成 | 第66-67页 |
| §4.7 试验结果 | 第67-68页 |
| §4.8 本章小结 | 第68-69页 |
| 第五章 结束语 | 第69-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 作者攻读硕士学位期间发表的论文 | 第75页 |
