Ka波段雷达信号源中频模块的研制
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 第一章 引言 | 第12-15页 |
| ·雷达信号源概述 | 第12页 |
| ·频率合成技术综述 | 第12-14页 |
| ·频率合成技术的发展及应用 | 第12-13页 |
| ·频率合成器的现状及展望 | 第13-14页 |
| ·作者所做工作以及论文内容安排 | 第14-15页 |
| 第二章 频率合成器原理及杂散分析 | 第15-36页 |
| ·频率合成器主要指标 | 第15-16页 |
| ·工作频率和输出范围 | 第15页 |
| ·频率稳定度 | 第15-16页 |
| ·频谱纯度 | 第16页 |
| ·频率切换时间 | 第16页 |
| ·频率分辨率 | 第16页 |
| ·相位噪声基础理论与性质 | 第16-20页 |
| ·相位噪声理论 | 第17-19页 |
| ·相位噪声的性质 | 第19-20页 |
| ·直接频率合成技术（DDS）的工作原理 | 第20-26页 |
| ·DDS概述 | 第20-21页 |
| ·DDS杂散分析 | 第21-26页 |
| ·DDS相位噪声 | 第26页 |
| ·锁相环（PLL）的工作原理 | 第26-33页 |
| ·PLL 概述 | 第26-27页 |
| ·PLL 的具体电路结构 | 第27-30页 |
| ·锁相环的环路参数设计 | 第30-32页 |
| ·锁相环对输入信号噪声的改善 | 第32-33页 |
| ·锁相环的稳定性 | 第33页 |
| ·频率合成器中的其他元件 | 第33-35页 |
| ·放大器、倍频器和混频器 | 第33页 |
| ·相关相噪及杂散分析 | 第33-34页 |
| ·三阶截点（IP3）及1dB压缩点理论 | 第34-35页 |
| ·频率合成器的其他解决方案 | 第35-36页 |
| 第三章 系统方案论证与设计 | 第36-49页 |
| ·项目简介 | 第36页 |
| ·系统功能 | 第36-37页 |
| ·系统指标要求 | 第37-40页 |
| ·系统方案设计 | 第40-42页 |
| ·主要器件选择 | 第42-47页 |
| ·FPGA 选择 | 第42页 |
| ·DDS选择 | 第42-43页 |
| ·PLL 选择 | 第43-44页 |
| ·分频器的选择 | 第44页 |
| ·晶振输出特性 | 第44-45页 |
| ·倍频器的选择 | 第45页 |
| ·滤波器的选择 | 第45-47页 |
| ·放大器的选择 | 第47页 |
| ·系统方案论证 | 第47-49页 |
| ·系统功耗计算 | 第47-48页 |
| ·输出功率及杂散 | 第48-49页 |
| 第四章 系统关键电路设计及控制实现 | 第49-64页 |
| ·电源电路的规划 | 第49-50页 |
| ·参考时钟电路设计 | 第50-51页 |
| ·DDS外围电路 | 第51-53页 |
| ·锁相环电路设计 | 第53-55页 |
| ·FPGA 外围电路 | 第55-56页 |
| ·放大器电路 | 第56-57页 |
| ·开关电路设计 | 第57页 |
| ·印制电路制作要点 | 第57-60页 |
| ·系统控制部分实现 | 第60-64页 |
| ·整体系统开发 | 第60-61页 |
| ·模式选择模块 | 第61-62页 |
| ·DDS模块控制 | 第62-63页 |
| ·PLL 控制模块 | 第63-64页 |
| 第五章 系统调试与测试结果分析 | 第64-75页 |
| ·放大器的测试 | 第64-65页 |
| ·时钟分频电路调试 | 第65-66页 |
| ·AD9910的测试及其结果 | 第66-67页 |
| ·锁相环电路调试 | 第67-68页 |
| ·腔体的规划设计 | 第68-71页 |
| ·整体电路调试 | 第71-73页 |
| ·系统存在的问题及改进措施 | 第73-74页 |
| ·测试结果（常温测试） | 第74-75页 |
| 结论 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 攻读硕士学位期间的研究成果 | 第80-81页 |
