| 第一章 绪论 | 第1-11页 |
| 1．1 引言 | 第7页 |
| 1．2 纠错码的应用和发展 | 第7-9页 |
| 1．3 本课题的研究意义 | 第9-10页 |
| 1．4 本文章节安排 | 第10-11页 |
| 第二章 Viterbi译码算法原理 | 第11-19页 |
| 2．1 引言 | 第11页 |
| 2．2 卷积码基础 | 第11-12页 |
| 2．3 Viterbi算法原理 | 第12-15页 |
| 2．3．1 最大似然译码 | 第12-14页 |
| 2．3．2 Viterbi算法基本原理 | 第14-15页 |
| 2．4 卷积码的自由距离 | 第15-17页 |
| 2．5 小结 | 第17-19页 |
| 第三章 高效Viterbi译码器的结构 | 第19-39页 |
| 3．1 引言 | 第19页 |
| 3．2 流水线块处理并行结构 | 第19-26页 |
| 3．2．1 Viterbi算法及其代数描述 | 第19-23页 |
| 3．2．2 块处理高速Viterbi译码器 | 第23-24页 |
| 3．2．3 流水式块处理高速Viterbi译码器 | 第24-26页 |
| 3．3 一种可减小电路规模的ACS结构 | 第26-30页 |
| 3．3．1 传统ACS单元实现结构 | 第27-28页 |
| 3．3．2 改进的ACS设计 | 第28-30页 |
| 3．4 一种高效的串并行ACS方案的Viterbi译码器 | 第30-35页 |
| 3．4．1 ACS中引入流水线的方法 | 第30-32页 |
| 3．4．2 地址扰乱 | 第32-35页 |
| 3．5 基四Viterbi算法 | 第35-38页 |
| 3．5．1 基四与基二Viterbi算法比较 | 第36-37页 |
| 3．5．2 基四Viterbi算法性能仿真 | 第37-38页 |
| 3．6 小结 | 第38-39页 |
| 第四章 基四Viterbi码译器的FPGA实现 | 第39-61页 |
| 4．1 引言 | 第39页 |
| 4．2 EDA技术的发展与应用简介 | 第39-41页 |
| 4．2．1 EDA技术的基本特征 | 第39-40页 |
| 4．2．2 硬件语言介绍 | 第40-41页 |
| 4．3 基四Viterbi码译器的FPGA实现 | 第41-60页 |
| 4．3．1 分支度量值计算的简化 | 第42-44页 |
| 4．3．2 分支度量计算模块的实现 | 第44-46页 |
| 4．3．3 度量值溢出的处理 | 第46-49页 |
| 4．3．4 网格图状态转移关系 | 第49-50页 |
| 4．3．5 幸存路径度量值的初始化 | 第50-51页 |
| 4．3．6 加法单元的实现 | 第51-52页 |
| 4．3．7 比选单元的实现 | 第52-55页 |
| 4．3．8 寄存器交换法的原理 | 第55-56页 |
| 4．3．9 回溯法的原理及实现 | 第56-58页 |
| 4．3．10 仿真结果 | 第58-60页 |
| 4．4 小结 | 第60-61页 |
| 第五章 结束语 | 第61-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 作者在读期间的研究成果 | 第67页 |