| 声明 | 第1页 |
| 关于论文使用授权的说明 | 第3-4页 |
| 摘 要 | 第4-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 引言 | 第10-18页 |
| ·研究背景 | 第10-11页 |
| ·DRAM 简介 | 第11-17页 |
| ·DRAM 存储单元 | 第12页 |
| ·DRAM 存储体结构 | 第12-15页 |
| ·DRAM 时序参数 | 第15-16页 |
| ·DRAM 系统发展过程 | 第16-17页 |
| ·论文主要内容 | 第17-18页 |
| 第二章 性能评估方法简介 | 第18-24页 |
| ·体系结构性能定义 | 第18页 |
| ·常用benchmark 简介 | 第18-21页 |
| ·SPEC CPU2000 | 第18-20页 |
| ·STREAM 程序 | 第20-21页 |
| ·内存控制器性能评估的意义 | 第21页 |
| ·国内外相关工作 | 第21-22页 |
| ·本章小结 | 第22-24页 |
| 第三章 已有龙芯28性能分析结果 | 第24-30页 |
| ·龙芯2 号简介 | 第24页 |
| ·逻辑分析仪分析接口信号 | 第24-25页 |
| ·平均访存延迟 | 第25-27页 |
| ·访存带宽 | 第27-28页 |
| ·本章小结 | 第28-30页 |
| 第四章 SDRAM 控制器建模 | 第30-50页 |
| ·内存控制器的工业发展状况 | 第30-33页 |
| ·AMD Athlon 64 内存控制器 | 第30-31页 |
| ·nForce2 芯片组IGP | 第31-32页 |
| ·Intel 1915/1925 芯片组内存控制器 | 第32-33页 |
| ·参考模型 | 第33-38页 |
| ·CPU 接口 | 第33页 |
| ·SDRAM controller | 第33-34页 |
| ·调度策略 | 第34页 |
| ·burst 操作 | 第34-36页 |
| ·open page | 第36-37页 |
| ·bank interleave | 第37-38页 |
| ·SDRAM 控制器总体设计 | 第38-49页 |
| ·基本数据结构 | 第38-40页 |
| ·控制寄存器 | 第40-41页 |
| ·CPU 接口 | 第41-43页 |
| ·SDRAM 接口 | 第43-44页 |
| ·状态转换机（FSM） | 第44-48页 |
| ·对open page 支持 | 第48页 |
| ·对bank interleave 支持 | 第48-49页 |
| ·调度机制 | 第49页 |
| ·本章小结 | 第49-50页 |
| 第五章 性能分析 | 第50-68页 |
| ·实验平台 | 第50-51页 |
| ·open page 和bank interleave 对存储系统性能的影响 | 第51-54页 |
| ·open page 对访存性能的影响 | 第51-53页 |
| ·split read 对访存带宽的影响 | 第53页 |
| ·bank interleave 对访存性能的影响 | 第53-54页 |
| ·不同地址映射方式对page 命中和bank interleave 的影响 | 第54-59页 |
| ·不同地址映射方式对page 命中的影响 | 第54-55页 |
| ·不同地址映射方式对bank interleave 的影响 | 第55-56页 |
| ·不同地址映射方式对IPC 的影响 | 第56-59页 |
| ·SPEC 程序的访存模式 | 第59-64页 |
| ·连续page 命中时访问序列长度 | 第59-61页 |
| ·最近32 次访问的平均page 距离 | 第61-62页 |
| ·page 替换距离 | 第62-64页 |
| ·内存控制器性能优化方案 | 第64-67页 |
| ·本章小结 | 第67-68页 |
| 第六章 结束语 | 第68-69页 |
| ·结论 | 第68页 |
| ·进一步工作 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 致谢 | 第71-72页 |
| 作者简历 | 第72页 |
