| 目录 | 第1-8页 |
| 摘要 | 第8-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 引言 | 第12-21页 |
| ·图像编码研究现状 | 第12-13页 |
| ·基于小波变换的图像编码发展情况 | 第13-15页 |
| ·最新的静态图像压缩标准--JPEG2000 | 第15-18页 |
| ·JPEG2000静态图像压缩标准简介 | 第15-17页 |
| ·JPEG2000的基本框架 | 第17-18页 |
| ·JPEG2000标准的应用和发展情况 | 第18页 |
| ·本文研究的主要内容与取得的主要成果 | 第18-21页 |
| 第二章 基于小波变换的静态图像压缩算法研究 | 第21-40页 |
| ·小波变换理论 | 第21-27页 |
| ·小波变换的定义 | 第21-22页 |
| ·多分辨率分析 | 第22-24页 |
| ·基于提升算法的小波变换 | 第24-27页 |
| ·基于小波变换的图像压缩算法 | 第27-39页 |
| ·基于零树结构的图像压缩算法 | 第28-33页 |
| ·嵌入式零树的定义 | 第29-31页 |
| ·EZW算法 | 第31-32页 |
| ·SPIHT算法 | 第32-33页 |
| ·基于自适应子带分解和内容模型的图像编码 | 第33-39页 |
| ·自适应子带分解算法 | 第34-36页 |
| ·基于内容的算术编码 | 第36-37页 |
| ·结果分析 | 第37-39页 |
| ·小结 | 第39-40页 |
| 第三章 JPEG2000标准核心处理系统设计 | 第40-51页 |
| ·JPEG2000标准核心算法分析 | 第40-41页 |
| ·基于软／硬件协同实现的JPEG2000核心算法处理系统 | 第41-49页 |
| ·系统中的软件设计 | 第42页 |
| ·JPEG2000核心算法的硬件处理系统 | 第42-49页 |
| ·数据处理流程 | 第43-44页 |
| ·系统核心处理单元设计分析 | 第44-49页 |
| ·系统的设计指标 | 第49-50页 |
| ·小结 | 第50-51页 |
| 第四章 小波变换单元的VLSI结构设计 | 第51-67页 |
| ·小波变换VLSI实现的有限精度分析 | 第52-53页 |
| ·小波变换的优化算法 | 第53-56页 |
| ·嵌入式延拓算法 | 第54页 |
| ·减少规整化乘操作的二维小波变换算法 | 第54-56页 |
| ·一维小波变换的VLSI结构 | 第56-60页 |
| ·长流水线方式的一维小波变换结构 | 第56-57页 |
| ·折叠方式的一维小波变换结构 | 第57页 |
| ·本文提出的一维小波变换的VLSI结构 | 第57-59页 |
| ·一维小波变换结构的性能分析和比较 | 第59-60页 |
| ·二维小波变换的VLSI结构 | 第60-65页 |
| ·基于行的两维小波变换VLSI结构 | 第60-62页 |
| ·直接映射方式两维小波变换的VLSI结构 | 第62-65页 |
| ·基于单输入-单输出方式的两维小波变换结构 | 第62-63页 |
| ·基于双输入-双输出方式的两维小波变换结构 | 第63-65页 |
| ·两维小波变换结构的性能分析 | 第65页 |
| ·小结 | 第65-67页 |
| 第五章 基于位平面的熵编码的加速结构设计 | 第67-88页 |
| ·基于最优截断的嵌入式块编码算法 | 第67-72页 |
| ·Tierl编码过程简介 | 第68-69页 |
| ·BPC编码过程 | 第69-72页 |
| ·三个码通编码过程 | 第70-71页 |
| ·四种基本编码算法 | 第71-72页 |
| ·BPC算法的各种加速方法 | 第72-75页 |
| ·BPC中常用的加速方法 | 第73-74页 |
| ·本文中的多码通全并行加速方法 | 第74-75页 |
| ·基于多码通全并行方法的BPC编码VLSI结构 | 第75-83页 |
| ·结构内部存储单元 | 第75-76页 |
| ·编码数据和信息扫描窗的结构 | 第76-79页 |
| ·四种基本编码算法的实现 | 第79-81页 |
| ·编码控制单元设计 | 第81-83页 |
| ·结构处理过程简介 | 第83页 |
| ·结构实现和性能分析 | 第83-85页 |
| ·BPC解码算法的优化结构 | 第85-86页 |
| ·小结 | 第86-88页 |
| 第六章 算术编／解码器的VLSI设计 | 第88-99页 |
| ·算术编码和MQ编／解码器简介 | 第88-92页 |
| ·算术编码简介 | 第88-89页 |
| ·MQ编码器简介 | 第89-91页 |
| ·MQ解码器简介 | 第91-92页 |
| ·基于流水线操作的MQ编码器的VLSI结构 | 第92-95页 |
| ·编码过程中的改进优化算法 | 第92-93页 |
| ·MQ编码器的VLM结构 | 第93-95页 |
| ·基于流水操作的MQ解码器的VLSI结构 | 第95-97页 |
| ·解码过程中的改进优化算法 | 第95-96页 |
| ·MQ解码器VLSI结构 | 第96-97页 |
| ·MQ编／解码器VLSI结构的实现和性能分析 | 第97-98页 |
| ·小结 | 第98-99页 |
| 第七章 系统的实现 | 第99-105页 |
| ·基于FPGA的处理系统 | 第99-101页 |
| ·核心处理模块的分模块验证 | 第99-100页 |
| ·本文处理系统的硬件实现 | 第100-101页 |
| ·系统的实现结果和性能分析 | 第101-104页 |
| ·系统的实现结果 | 第101-103页 |
| ·性能分析 | 第103-104页 |
| ·小结 | 第104-105页 |
| 第八章 结论和展望 | 第105-107页 |
| ·结论 | 第105页 |
| ·未来工作展望 | 第105-107页 |
| ·短期工作研究展望 | 第106页 |
| ·长期研究工作展望 | 第106-107页 |
| 参考文献 | 第107-113页 |
| 附录(一) | 第113-116页 |
| 附录(二) | 第116-119页 |
| 附录(三) | 第119-123页 |
| 附录(四) | 第123-125页 |
| 攻读博士学位期间发表论文和取得的成果 | 第125-126页 |
| 致谢 | 第126-127页 |