| 中文摘要 | 第1-3页 |
| Abstract（英文摘要） | 第3-6页 |
| 第一章 引言 | 第6-13页 |
| 1．1 课题的目的和意义 | 第6-8页 |
| 1．2 国际国内研究状况和进展 | 第8-11页 |
| 1．3 论文工作内容 | 第11页 |
| 1．4 论文各部分的主要内容 | 第11-13页 |
| 第二章 EOS技术 | 第13-31页 |
| 2．1 EOS（EthernetoverSDH） | 第13页 |
| 2．2 SDH（同步数字序列） | 第13-25页 |
| 2．2．1 SDH基本概念 | 第13-14页 |
| 2．2．2 SDH帧结构和复用映射结构 | 第14-15页 |
| 2．2．3 STM-1帧结构 | 第15-19页 |
| 2．2．4 在STM-N上传送数据 | 第19-25页 |
| 2．3 封装协议 | 第25-31页 |
| 2．3．1 LAPS（在SDH上的链路接入规程） | 第25-27页 |
| 2．3．2 GFP（GenericFramingProcedure） | 第27-29页 |
| 2．3．3 SDL（SimpleDataLink） | 第29-30页 |
| 2．3．4 三种封装协议的比较 | 第30-31页 |
| 第三章 虚级联方式的EOS系统设计 | 第31-50页 |
| 3．1 系统框图 | 第31页 |
| 3．2 HDLC封装和解封装的功能和实现 | 第31-35页 |
| 3．3 LAPS封装和解封装的功能和实现 | 第35-37页 |
| 3．4 VC-12虚级联的实现 | 第37-40页 |
| 3．5 SDRAM读取的实现 | 第40-48页 |
| 3．6 异步FIFO的实现 | 第48-50页 |
| 第四章 系统性能分析 | 第50-55页 |
| 4．1 HDLC/LAPS的性能 | 第50页 |
| 4．2 虚级联接收端的工作原理及性能分析 | 第50-55页 |
| 第五章 设计验证与测试结果 | 第55-60页 |
| 5．1 测试平台介绍 | 第55页 |
| 5．2 HDLC/LAPS的测试 | 第55-56页 |
| 5．3 SDRAM的测试 | 第56-57页 |
| 5．3．1 存取只在一个bank中进行 | 第56-57页 |
| 5．3．2 SDRAM作为以太网发送端缓存 | 第57页 |
| 5．3．3 存取在不同bank中进行 | 第57页 |
| 5．4 VC-12虚级联的测试 | 第57-60页 |
| 第六章 结论 | 第60-63页 |
| 参考文献 | 第63-65页 |
| 致谢、声明 | 第65-66页 |
| 个人简历、在学期间的研究成果及发表的学术论文 | 第66页 |