| 中文摘要 | 第1-10页 |
| 序言 | 第10-12页 |
| 第一章 扫频信号源简介 | 第12-17页 |
| §1．1 扫频信号源的技术指标及其分类 | 第12-14页 |
| §1．1．1 扫频信号源的技术指标要求 | 第12页 |
| §1．1．2 常用扫频信号源 | 第12-14页 |
| §1．1．2．1 变容二极管扫频信号源 | 第12-13页 |
| §1．1．2．2 磁调电感扫频信号源 | 第13页 |
| §1．1．2．3 返波管扫频信号源 | 第13页 |
| §1．1．2．4 固态扫频信号源—YIG磁调谐扫频信号源 | 第13-14页 |
| §1．2 微波扫频信号源基本原理 | 第14-16页 |
| §1．3 4～8GHz宽带DDS锁相扫频信号源系统框图 | 第16-17页 |
| 第二章 频率合成综述 | 第17-22页 |
| §2．1 频率合成的概念及其发展 | 第17-19页 |
| §2．2 频率合成技术近况与展望 | 第19-22页 |
| 第三章 PLL-锁相环频率合成 | 第22-33页 |
| §3．1 锁相环（PLL）的基本原理 | 第22-30页 |
| §3．1．1 锁相环的结构 | 第22-25页 |
| §3．1．1．1 鉴相器（PD） | 第22-23页 |
| §3．1．1．2 环路滤波器（LF） | 第23-24页 |
| §3．1．1．3 电压控制振荡器（VCO） | 第24-25页 |
| §3．1．2 锁相环路的相位模型和动态方程 | 第25-26页 |
| §3．1．3 锁相环路的主要特性分析 | 第26-30页 |
| §3．1．3．1 锁相环路的跟踪性能分析 | 第26-27页 |
| §3．1．3．2 锁相环路的捕获性能分析 | 第27-28页 |
| §3．1．3．3 锁相环路的噪声性能分析 | 第28-30页 |
| §3．2 锁相环频率合成 | 第30-33页 |
| §3．2．1 基本锁相环频率合成器 | 第30-31页 |
| §3．2．2 变模分频PLL频率合成器 | 第31-32页 |
| §3．2．3 下变频PLL频率合成器 | 第32-33页 |
| 第四章 DDS-直接数字频率合成 | 第33-46页 |
| §4．1 DDS简介 | 第33-34页 |
| §4．2 DDS的基本原理 | 第34-35页 |
| §4．3 DDS的结构 | 第35-37页 |
| §4．3．1 相位累加器 | 第35-36页 |
| §4．3．2 正弦查询表ROM | 第36页 |
| §4．3．3 数模转换器DAC | 第36-37页 |
| §4．4 DDS的频谱分析 | 第37-40页 |
| §4．4．1 理想DDS的条件及频谱 | 第37-39页 |
| §4．4．2 DDS实际输出频谱及杂散指标恶化来源 | 第39-40页 |
| §4．5 DDS的性能特点及应用 | 第40-42页 |
| §4．5．1 DDS的性能特点 | 第40-41页 |
| §4．5．2 DDS的应用 | 第41-42页 |
| §4．5．2．1 实时模拟仿真的高精密信号 | 第41-42页 |
| §4．5．2．2 实现各种复杂方式的信号调制 | 第42页 |
| §4．5．2．3 实现频率精调以作为理想频率源 | 第42页 |
| §4．6 DDS芯片介绍 | 第42-46页 |
| §4．6．1 ADI公司的DDS产品AD985x系列 | 第42-44页 |
| §4．6．2 Qualcomm公司的DDS芯片 | 第44-45页 |
| §4．6．3 其他公司的DDS芯片简介 | 第45-46页 |
| 第五章 DDS+PLL混合频率合成技术 | 第46-54页 |
| §5．1 DDS+PLL频率合成概述 | 第46页 |
| §5．2 DDS+PLL频率合成常用方案 | 第46-47页 |
| §5．2．1 参考源由DDS提供的锁相环频率合成器 | 第46-47页 |
| §5．2．2 PLL内插DDS频率合成器 | 第47页 |
| §5．3 DDS+PLL频率合成性能分析 | 第47-54页 |
| §5．3．1 DDS+PLL系统的频谱 | 第48-49页 |
| §5．3．2 DDS+PLL系统的相位噪声 | 第49-51页 |
| §5．3．3 DDS+PLL系统的杂散指标 | 第51-52页 |
| §5．3．4 DDS+PLL系统的跳频时间 | 第52-54页 |
| 第六章 微波固态频率源 | 第54-61页 |
| §6．1 微波固态频率源概况 | 第54-55页 |
| §6．2 微波固态频率源分类及其主要技术指标要求 | 第55-57页 |
| §6．2．1 微波固态频率源分类 | 第55-56页 |
| §6．2．2 微波固态频率源的主要技术指标 | 第56-57页 |
| §6．2．2．1 微波频率振荡器的主要技术指标 | 第56-57页 |
| §6．2．2．2 稳频振荡器（含锁相频率源）的主要技术指标 | 第57页 |
| §6．3 常用微波固态频率源 | 第57-61页 |
| §6．3．1 晶振-倍频链微波源 | 第57-58页 |
| §6．3．2 注入锁相微波源 | 第58页 |
| §6．3．3 取样锁相微波源 | 第58-59页 |
| §6．3．4 介质谐振器（DRO）稳频微波源 | 第59-60页 |
| §6．3．5 声表面波（SAW）振荡器 | 第60页 |
| §6．3．6 YIG调谐振荡器（YTO） | 第60-61页 |
| 第七章 4～8GHz宽带DDS锁相扫频源的研制 | 第61-94页 |
| §7．1 项目的指标及功能要求 | 第61页 |
| §7．2 系统的方案设计与论证 | 第61-64页 |
| §7．2．1 系统方案原理框图及总体工作原理 | 第61-63页 |
| §7．2．1．1 系统方案原理框图 | 第61页 |
| §7．2．1．2 系统总体工作原理 | 第61-63页 |
| §7．2．2 系统方案可行性论证 | 第63-64页 |
| §7．2．2．1 系统相噪指标 | 第63页 |
| §7．2．2．2 系统杂散指标 | 第63页 |
| §7．2．2．3 频率步进 | 第63页 |
| §7．2．2．4 输出频率覆盖范围 | 第63-64页 |
| §7．3 4～8GHz宽带DDS锁相扫频源系统实现 | 第64-86页 |
| §7．3．1 DDS与MCU（单片机）模块 | 第64-69页 |
| §7．3．2 DDS、120MHz晶振下混频与滤波模块 | 第69-72页 |
| §7．3．3 梳状谱发生模块 | 第72-73页 |
| §7．3．4 谐波混频及其滤波模块 | 第73-75页 |
| §7．3．5 4～8GHz YIG振荡器、耦合器及四分频器模块 | 第75-78页 |
| §7．3．6 锁相、YIG调频驱动及频率粗调（预置）驱动模块 | 第78-84页 |
| §7．3．6．1 锁相环路鉴频鉴相器部分 | 第78-79页 |
| §7．3．6．2 锁相环环路滤波部分 | 第79-81页 |
| §7．3．6．3 YIG调频及频率粗调（预置）驱动部分 | 第81-82页 |
| §7．3．6．4 失锁检测及温度补偿电路 | 第82-84页 |
| §7．3．7 系统总体设计与调试过程中应该注意的问题 | 第84-86页 |
| §7．4 系统最终测试结果 | 第86-94页 |
| §7．4．1 YTO最终输出频谱图 | 第86-90页 |
| §7．4．2 系统相关模块实物图（部分） | 第90-94页 |
| 结束语 | 第94-95页 |
| 参考文献 | 第95-98页 |
| 致谢 | 第98-99页 |
| 附录 | 第99-112页 |
| 附录1 4～8GHz宽带DDS锁相扫频源部分电路原理图 | 第99-101页 |
| 附录1-1 失锁检测与指示电路原理图 | 第99-100页 |
| 附录1-2 温度补偿电路原理图 | 第100-101页 |
| 附录2 MCU控制源程序 | 第101-106页 |
| 附录3 滤波器设计Matlab脚本程序 | 第106-109页 |
| 附录4 DDS输出低通滤波器电路原理及仿真波形图 | 第109-110页 |
| 附录5 120MHz、DDS混频后滤波器电路原理及仿真波形图 | 第110-111页 |
| 附录6 谐波混频后30MHz中频滤波器电路原理及仿真波形图 | 第111-112页 |
| 个人简历 | 第112页 |
