基于SOPC的信号处理与传输模块——设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-12页 |
| ·概述 | 第8-10页 |
| ·FPGA技术发展概况 | 第8-9页 |
| ·SOC系统及SOPC技术发展概况 | 第9-10页 |
| ·本论文研究的意义和目的 | 第10页 |
| ·课题主要完成的工作及内容安排 | 第10-12页 |
| 2 基于Nios Ⅱ的嵌入式系统 | 第12-19页 |
| ·Nios Ⅱ处理器介绍 | 第12-13页 |
| ·Avalon总线概述 | 第13-14页 |
| ·HAL系统库概述 | 第14-15页 |
| ·Nios Ⅱ处理器系统的开发工具 | 第15-17页 |
| ·Quartus Ⅱ简介 | 第15-16页 |
| ·SOPC Builder简介 | 第16-17页 |
| ·IDE软件开发工具 | 第17页 |
| ·SOPC开发流程 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 3 多普勒信号在系统中的处理 | 第19-28页 |
| ·多普勒频率测速原理 | 第19-21页 |
| ·在系统中实现瞬时多普勒频率的估计 | 第21-24页 |
| ·短时傅里叶变换原理 | 第21-22页 |
| ·短时傅里叶变换在系统中的实现 | 第22-23页 |
| ·系统中实现对多普勒信号的频谱分析 | 第23-24页 |
| ·拟合外推模块在系统中的实现 | 第24-27页 |
| ·最小二乘法拟合原理 | 第24-25页 |
| ·在系统中实现最小二乘法拟合 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 4 基于FPGA的FFT算法的实现 | 第28-47页 |
| ·Cyclone Ⅲ系列FPGA简介 | 第28-30页 |
| ·I/O结构和特性 | 第28-29页 |
| ·内嵌存储器 | 第29页 |
| ·时钟网络和锁相环 | 第29-30页 |
| ·FFT算法在FPGA中的实现 | 第30-41页 |
| ·FFT算法简介 | 第30-32页 |
| ·FFT IPCORE的介绍 | 第32-33页 |
| ·FFT IPCORE生成流程 | 第33-37页 |
| ·FFT IP核资源占用情况与性能分析 | 第37-41页 |
| ·FFT模块的设计 | 第41-46页 |
| ·FFT IP核在系统中的配置 | 第41-42页 |
| ·FIFO宏模块在系统中的设置 | 第42-43页 |
| ·FFT IP核输入控制模块 | 第43-44页 |
| ·FFT IP核输出控制模块 | 第44页 |
| ·FFT模块总体设计框图与时序仿真图 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 5 基于Nios Ⅱ的嵌入式系统的关键模块设计 | 第47-64页 |
| ·处理器模块 | 第48-49页 |
| ·处理器的选择与设置 | 第48-49页 |
| ·处理器所完成的工作 | 第49页 |
| ·存储器模块 | 第49-53页 |
| ·片上存储器 | 第49-50页 |
| ·Flash存储器模块 | 第50-51页 |
| ·DDR SDRAM存储器模块 | 第51-52页 |
| ·对Flash和DDR SDRAM存储器的调试 | 第52-53页 |
| ·FFT接口模块 | 第53-58页 |
| ·PIO控制器的配置 | 第54-55页 |
| ·DMA控制器的配置 | 第55-56页 |
| ·PLL(锁相环)控制器的设置 | 第56-57页 |
| ·FFT模块中断服务例程 | 第57-58页 |
| ·CAN总线接口模块 | 第58-59页 |
| ·CAN总线接口硬件设计 | 第58页 |
| ·CAN总线接口模块中断服务例程 | 第58-59页 |
| ·其他模块 | 第59-61页 |
| ·嵌入式系统设计配置 | 第61-62页 |
| ·FPGA的配置模式 | 第62页 |
| ·本章小结 | 第62-64页 |
| 6 下载调试和结果分析 | 第64-69页 |
| ·在线调试流程 | 第64-66页 |
| ·微波干涉测速系统测速协议 | 第66页 |
| ·测速结果与分析 | 第66-68页 |
| ·调试与验证中出现的问题与处理方法 | 第68-69页 |
| 7 总结 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-72页 |
