基于商用工艺的抗辐射SRAM设计与实现
| 中文摘要 | 第1-4页 |
| 英文摘要 | 第4-8页 |
| 1 绪论 | 第8-22页 |
| ·辐射环境与辐射效应 | 第8-16页 |
| ·辐射环境 | 第8-12页 |
| ·辐射效应 | 第12-16页 |
| ·课题研究背景 | 第16-18页 |
| ·国内外研究现状 | 第18-19页 |
| ·论文的主要工作 | 第19-20页 |
| ·论文的组织结构 | 第20-22页 |
| 2 辐射效应模拟验证平台概述 | 第22-34页 |
| ·模拟验证平台的总体结构 | 第22-27页 |
| ·器件模拟 | 第23-24页 |
| ·电路模拟 | 第24-25页 |
| ·门级SER的建模与分析 | 第25-26页 |
| ·RTL级故障注入 | 第26-27页 |
| ·工艺校准 | 第27-30页 |
| ·单粒子翻转的三维混合模拟 | 第30-32页 |
| ·单粒子翻转的全三维模拟 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 3 SRAM单元的抗辐射加固设计 | 第34-50页 |
| ·SRAM单元的单粒子翻转机理 | 第34-36页 |
| ·SRAM单元的常用加固方法 | 第36-38页 |
| ·典型设计加固单元的抗SEU机理分析 | 第38-42页 |
| ·HIT单元的抗SEU机理 | 第39-40页 |
| ·DICE单元的抗SEU机理 | 第40-41页 |
| ·10T单元的抗SEU机理 | 第41-42页 |
| ·典型设计加固单元的性能比较 | 第42-45页 |
| ·晶体管尺寸的确定 | 第42-43页 |
| ·性能比较 | 第43-45页 |
| ·一种新型的混合加固SRAM单元 | 第45-48页 |
| ·DICE单元的失效机制 | 第45-46页 |
| ·新型的混合加固SRAM单元设计 | 第46-47页 |
| ·性能比较 | 第47-48页 |
| ·本章小结 | 第48-50页 |
| 4 RHBD SRAM测试芯片的设计与实现 | 第50-66页 |
| ·总体结构设计 | 第50-52页 |
| ·外围电路设计 | 第52-58页 |
| ·译码电路设计 | 第52-53页 |
| ·预充电路设计 | 第53-54页 |
| ·列多路选择器设计 | 第54-55页 |
| ·敏感放大器设计 | 第55-58页 |
| ·物理版图设计 | 第58-59页 |
| ·提高成品率和可靠性的电路设计 | 第59-63页 |
| ·电路设计原理 | 第60页 |
| ·电路实现与分析 | 第60-63页 |
| ·本章小结 | 第63-66页 |
| 5 辐射效应测试系统的设计 | 第66-78页 |
| ·国内辐射试验环境分析 | 第66-69页 |
| ·总剂量试验环境 | 第66-67页 |
| ·单粒子试验环境 | 第67-69页 |
| ·辐射效应测试系统的软硬件实现 | 第69-76页 |
| ·设计要求 | 第69-70页 |
| ·试验系统概述 | 第70-71页 |
| ·硬件实现 | 第71-75页 |
| ·软件实现 | 第75-76页 |
| ·本章小结 | 第76-78页 |
| 6 结语 | 第78-80页 |
| ·工作总结 | 第78-79页 |
| ·研究展望 | 第79-80页 |
| 参考文献 | 第80-86页 |
| 附录 | 第86-88页 |
| 致谢 | 第88-89页 |
